CPLD 入门
什么是 CPLD?
CPLD由完全可编程的与/或门阵列以及宏单元构成。与/或阵列是可重新编程的，可以实现多种逻辑功能。宏单元则是可实现组合或时序逻辑的功能模块，同时还提供了真值或补码输出和以不同的路径反馈等额外的灵活性。
传统上，CPLD采用模拟感应放大器来提高结构性能。这种性能提高的代价是需要较高的电流。Xilinx设计的CoolRunner™-II CPLD采用了一种创新的全数字内核，能够以极低的功耗达到同样的性能水平。这使得设计人员可同时在高性能和低功耗设计中使用同一种CPLD结构。
| CoolRunner-II 与 感应放大器 CPLD 对比 |
| CPLD |
高性能 |
低功耗 |
| 感应放大器 |
X |
|
| RealDigital |
X |
X |
避免采用模拟感应放大器还使结构具有可扩展能力，使得随着工艺技术一代一代的进步成本可快速降低并可不断增强其功能。
更多资源
为什么使用CPLD？
由于其独特的功能，CPLD在系统设计中可完成多种有用的功能。
- 可重新编程 - 立即改变您的设计，不需要额外的成本，而且可根据需要任意修改；设计可重配置系统，修正ASIC错误，在任意时间任意地点升级系统功能；节约时间，降低成本并简化设计。
- 简单易用 - 利用CPLD进行设计即简单又容易，可轻松适应已有的设计流程；节约时间，降低成本并简化设计。
- 低成本 - 通过重新编程修正系统错误，得到更低的单位成本，通过替换TTL和ASSP来减少电路板器件数量并提高可靠性；降低了设计成本、系统成本和维护成本。
- 非易失- 能够编程实现低功耗节电状态，当系统上电时CPLD功能立即可用，存储的设计内容几乎不可能被窃取；提高保密性，简化了设计。
为什么使用Xilinx CPLD?
做为可编程逻辑解决方案的市场领头羊，Xilinx提供完整的解决方案来满足设计人员的CPLD需求：
- 先进的芯片 - 成本优化的芯片设计，高性能、低功耗工作，最大范围的封装选择，先进的系统特性，每个宏单元I/O数量最多。
- 免费的、功能强大的设计工具- ISE™ WebPACK™设计工具提供了用于开发所有Xilinx CPLD产品的最完善、最便捷使用的桌面软件解决方案。
- 各种其他支持- 免费的参考设计 和 应用指南；帮助您开始设计的 设计套件；庞大的分销商、销售代表、现场应用工程师和公司内技术支持网络；众多线上技术文档。
|
