| Spartan®-3A DSP FPGA |
以DSP为中心, 支持嵌入式MAC功能模块, 双电源管理模式和Device DNA 安全性。 |
内核电压为 1.2V I/O 电压兼容性, LVCMOS3.3-1.2V, LVTTL, SSTL, HSTL, PCI, PCI-X, LVDS, RSDS, TMDS, PPDS |
CSG484, FGG676 |
1800k-3400k 系统门 |
| Spartan-3A FPGA |
以 I/O 为中心, 支持双电源管理模式和 Device DNA 安全性 |
内核电压为 1.2V I/O 电压兼容性, LVCMOS3.3-1.2V, LVTTL, SSTL, HSTL, PCI, PCI-X, LVDS, RSDS, TMDS, PPDS |
FTG256, FGG400, FGG484 |
200k-1400k 系统门 |
| Spartan-3E FPGA |
以门为中心, 支持 SPI flash 配置;最低成本汽车 FPGA 解决方案 |
内核电压为 1.2V I/O 电压兼容性 LVCMOS3.3-1.2V、LVTTL、SSTL、HSTL、PCI、LVDS、RSDS |
VQG100, CPG132, FTG256, FGG400, FGG484 |
100k-1600k 系统门 |
| CoolRunner™-II CPLD |
低功耗、输入滞后、高级安全性、时钟特性、输入选通、电压分组 |
内核电压为 1.8V I/O voltage compatibility LVCMOS 3.3-1.5V, LVTTL, HSTL, SSTL Voltage referenced I/O |
VQG44、VQG100、CPG132、TQG144 |
32-384 宏单元 |
| 9500XL CPLD |
单位宏单元成本最低,与 CPLD 相比,逻辑资源多出 12% |
内核电压为 3.3V I/O兼容 3.3-2.5V |
VQG44、VQG64、TQG100、CSG144 |
36-144 宏单元 |