PlanAhead 设计分析工具

PlanAhead

PlanAhead™ 提供了更快更有效的 FPGA 设计解决方案,帮您实现性能目标。

PlanAhead 工具简化了综合与布局和布线之间的设计步骤,使得您能够将大型设计划分成较小的、更易于管理的模块,并集中精力优化各个模块。这种方法极大地提升了整个设计的性能和质量。

PlanAhead Lite 简介
所有 ISE® Design Suite 配置现在均包含 PlanAhead Lite - 获奖的 PlanAhead 设计和分析工具的一部分。PlanAhead 和 PlanAhead Lite 工具提供了同样简便易用的环境。PlanAhead Lite 提供了 PinAhead 技术的 I/O 引脚规划功能。它还包含设计分析和布局规划功能,以及利用 ExploreAhead 环境实现的实现控制。

视频演示
观看这些产品的演示视频能够帮您着手设计并充分利用您的 PlanAhead 经验:

轻松实现引脚规划的 PinAhead 技术
PlanAhead 包含 PinAhead 技术,可以帮助用户更好地处理引脚分配的复杂性问题。PinAhead 提供了一个以全自动或半自动方式将 I/O 端口分配到物理封装引脚上的环境。

ExploreAhead
ExploreAhead 被整合到了 PlanAhead 内部,是一种实现探索工具。通过管理多个实现运行,ExploreAhead 允许用户根据他们指定的策略或者作为工厂默认方法发售的预定策略,执行多个实现操作。Linux 环境下,ExploreAhead 具有在远程主机上运行设计的能力。

基于模块的增量设计
PlanAhead 提供了层次化、基于模块的、模块化和增量设计方法,让设计者只需改变一部分设计,而保持其它部分的完整性,从而缩短了设计迭代。即使是在经常改动的情况下,它也能让您保持所需的性能。

强大的简便易用性
PlanAhead 提供了一个直观的环境,并且能够为您的设计提供原理图、平面布局规划或器件图。您可以确定和改进设计的层次,以便获得更好的结果和更有效地使用资源,从而获得最佳的性能和更高的利用率。

器件系列支持

  • Virtex™-5 LX、LXT、SXT、FXT
  • Virtex-4 FX、LX、SX
  • Virtex-II Pro
  • Virtex-II
  • Spartan™-3A DSP
  • Spartan-3A、3AN
  • Spartan-3、3E

系统要求

  • Microsoft Windows XP 专业版(仅限于 32 和 64 位)
  • Microsoft Windows Vista 商用版(仅限于 32 和 64 位)
  • Red Hat 企业版 Linux WS 4(仅限于 32 和 64 位)
  • Red Hat 企业版 Linux 桌面 5(仅限于 32 和 64 位)
  • SUSE Linux 企业版 10(仅限于 32 和 64 位))

主要特性

  • 信号完整性 - PlanAhead 提供了检查加权平均 SSO(WASSO)分析限制的功能。这使得设计者能够更轻松地限制 FPGA 的输出处的触地反弹数量,并能够防止发生 FPGA 引起的其它器件的操作失误。
  • 部分重配置 - PlanAhead 简化了针对部分重配置的、功能强大但复杂的设计流程。部分重配置是一种独特的方法,可以在静态部分仍然工作的情况下改变设计的动态部分。部分重配置让您可以减小设计的尺寸、重量、成本和功耗。对部分重配置的好处感兴趣的用户,不妨联系本地的 Xilinx FAE。
  • TimeAhead - TimeAhead 是一种灵活的、集成到 PlanAhead 中的时序分析器。它让您在进行布局和布线之前就可以估计布线延迟。采用基于 PlanAhead 模块的方法,就可以在通过布局和布线实现设计中的模块的同时,提高时序估计的准确度。
职位招聘 本地活动及在线座谈 本地新闻稿 投资者关系 反馈 法律声明 网站地图
© 1994-2008 Xilinx, Inc. All Rights Reserved.