板级集成

特色技术

信号完整性
完整的资源中心确保您的逻辑设计在板上的正常工作

• 基础及高级的技术文档与实例
• 管理 SSO、背板设计等的计算器与估计器
• 信号完整性仿真工具与 IO 模型，包括 SPICE 与 IBIS

PlanAhead™ 设计和分析工具
包含基于 FPGA 的引脚布局的 PinAhead 技术

• 利用业内特有的生产率特性、以更短的时间、更快地获得结果
• 以全自动或半自动的方式将 I/O 端口分配到物理封装引脚上
• DRC 和 WASSO 兼容 I/O 分配
• 部分重配置变得更简单

板级集成

Xilinx 理解系统级设计人员所面临的关键问题，如复杂电路板布局、信号完整性、高速总线接口、高性能 I/O 带宽和电磁干扰。

• SystemIO
  Xilinx 领先的高性能和可配置 SelectIO 技术支持多种 I/O 标准。它提供了最快和最灵活的电气接口。

• 信号完整性
  此处列出的文档和链接为您提供了所需的全部资料，使您在第一次设计时就可获得可靠的 PCB 设计。

• PlanAhead 设计和分析工具
  借助于 PinAhead 技术，PinAhead 能够以全自动或半自动的方式将 I/O 端口分配到物理封装引脚上。PinAhead 还提供了 DRC 和 WASSO 兼容 I/O 分配功能，简化了繁杂的 I/O 管理过程。

• Mentor HyperLynx™
  为 PCB 设计者提供必要的工具，使他们在 PCB 设计中，提前消除与高速、信号完整性（SI）有关的错误。

• Mentor ICX™
  提供了一个面向电驱动高速设计的综合设计和验证环境。

• Cadence Allegro® PCB SI
  在制作 PCB 前分析和纠正潜在的高速信号完整性问题。

• Ansoft HFSS™
  提供 3D 电磁分析来保证实现高性能系统的设计性能。