综合

综合是设计流程中最基本的一步。它接受您的概念性硬件描述语言（HDL）设计定义，并且为目标芯片器件生成逻辑或物理表达式。ISE™ 软件甚至实现了混合采用 VHDL 和 Verilog 的设计。

RTL 综合工具

针对 FPGA 与 CPLD 设计的逻辑综合。

• XST
  ISE HDL 综合与 ISE 的全部配置一起提供。

• Mentor Graphic® LeonardoSpectrum™
  Xilinx 可以在 ISE 设计环境中实现与 Mentor Graphics 公司 LeonardoSpectrum 的无缝集成。

• Mentor Graphic® 精密 RTL 综合
  Mentor Graphics 精密综合平台提供了按键式综合流程和自动配置功能。

• Synplicity® Synplify Pro®
  当面向任何 Xilinx FPGA 时，设计能够以较低的速度级别实现大胆的时序目标。

物理综合

物理综合是新一代的综合，用于从 HDL 代码创建合适的布局和布线电路，并通过融合逻辑综合和物理实现技术来实现设计的性能目标。当设计不能通过采用更传统的设计方法来实现现实的时序目标时，这个方法常常能解决时序收敛问题。

• 物理综合工具
  物理时序信息和多个物理综合引擎之间的无缝集成为您的可编程逻辑设计提供了最佳结果。

• Mentor Graphics 的精密物理综合
  Mentor Graphics 公司的精密物理综合在一件工具内实现了 RTL 综合和物理功能。