验证

ISE™ 为你提供全部验证：可以在设计流程的任何点进行几乎所有种类的设计调试的能力，从静态时序分析到支持相同校验的形式验证。与重要伙伴的技术紧密整合，使您拥有最好的选择，在设计进入生产之前确保设计的正确性。

功能验证

利用 HDL 分析、过滤、HDL 仿真和测试平台生成工具，在设计级验证设计语法和功能。

• ModelSim Xilinx Edition III（MXE-III）
  MXE-III 是一个完整的 HDL 仿真环境，让您能够验证设计的功能和时序模型，以及 HDL 源代码。

• ISE 仿真器
  新型 ISE 仿真器提供了一种在 ISE 软件的集成环境内进行 HDL 仿真的简便方法。

• 设计规则校验（DRC）*
  提供了一系列预定义或用户定义的校验，从而找出您的设计中的物理错误。

• HDL Advisor*
  关于如何编码，来降低您的 FPGA 或 CPLD 设计尺寸并满足时序要求的建议。

• HDL Bencher*
  能够自动验证基于 HDL 的 FPGA 设计，从而加速产品的上市时间，提高生产率。

• LEDA VHDL/Verilog*
  带有 Xilinx FPGA 库的 Synopsys 工具提供了 HDL 代码验证，用于减少调试工作，并提高您的设计质量

• 芯片查看器*
  用互动的方法，让您在 Xilinx CPLD 中查看并控制逻辑设计布线。

时序验证

使用 ISE 软件及我们的主要合作伙伴的静态时序和延迟计算工具来验证时序延迟标准。

• 延迟计算器*
  计算并显示与给定网络或路径内的负载和驱动器引脚相关的延迟。

• PrimeTime*
  Synopsys PrimeTime 可与 ISE 软件一起使用，以便识别并解决设计时序阻碍。

• 时序分析器*
  它是一款图形用户界面工具，可以执行 FPGA 或 CPLD 设计的静态时序分析。

• TRACE*
  时序报告和电路评估器（TRACE）为基于输入时序约束的设计提供了静态时序分析。

高级验证

超过了使用热分析、实时逻辑调试、总线分析和形式验证工具等的传统的验证。

• ChipScope™ Pro 工具
  针对 Xilinx FPGA 的先进实时调试和验证工具能够以达到或接近操作系统的速度实现片上调试。

• ChipScope Pro 串行 IO 工具套件
  它是常用的 ChipScope Pro 验证工具套件的可选附件，能让你快速而轻松地设置您的 Virtex™-4 串行 IO 通道。

• 功耗分析工具
  Xilinx 功耗分析工具为可编程逻辑器件提供了世界上特性最齐全的预实现功耗估计器。

• XPower
  第一个针对可编程逻辑设计的功耗分析软件，可以对器件总功耗、每个网络的功耗、已布线、部分布线和未布线设计的功耗进行分析。

• IBISWriter*
  IBISWriter 简化了信号完整性（SI）分析工具上的设计输出。

• STAMP 模型*
  Stamp Model Generation 工具支持第三方静态时序分析工具的集成，例如 Mentor Graphics 的 Tau。

• SPICE 模型*
  SPICE 提供了高精度的电路仿真环境，整合了最精确、最有效的器件模型，可以同第三方产品一起使用来提供先进的仿真和分析算法。

板级验证

使用 I/O 建模、板级静态时序分析，以及使用 ISE 中和来自我们的伙伴的工具的硬件调试技术，确保您的设计集成到 PCB 上时符合设计要求。

• ChipScope Pro 工具
  针对 Xilinx FPGA 的先进实时调试和验证工具能够以达到或接近操作系统的速度实现片上调试。

• ChipScope Pro 串行 IO 工具套件
  它是常用的 ChipScope Pro 验证工具套件的可选附件，能让你快速而轻松地设置您的 Virtex-5 和 Virtex-4 MGT 串行 IO 通道。

• 功耗分析工具
  Xilinx 功耗分析工具为可编程逻辑器件提供了世界上特性最齐全的预实现功耗估计器。

• XPower
  第一个针对可编程逻辑设计的功耗分析软件，可以对器件总功耗、每个网络的功耗、已布线、部分布线和未布线设计的功耗进行分析。

• FPGA Editor 探针
  通过提供访问 Xilinx 器件内部状态的入口，它实现了极为有效的物理调试支持。

• Identify
  Synplicity 的 Identify RTL 调试器是业内第一个可以让 FPGA 设计者和 ASIC 原型设计者直接在 RTL 源代码上对硬件进行功能调试的软件工具。

• 格式
  Synopsys 的程式相同校验器加速了高端 FPGA 的验证。

• 验证*
  Synplicity 的验证软件使 FPGA 设计者能在设计中进行片上调试，在 ASIC 或 IP 核原型设计时进行 ASIC 转换。

* 了解其它信息，请查看技术文档。