SmartCompile 技术

ISE™ SmartCompile™ 技术可以帮助设计者解决他们面临的头号问题 - 时序收敛

SmartCompile 技术可以帮助 FPGA 设计者大幅加快运行时间。SmartCompile 由 3 种新特性组成：SmartGuide™、分区和 SmartPreview™ 技术。

SmartGuide 将相同设计不同版本之间的实现差异降至最低水平。只需对现有设计流程稍加修改即可实现 SmartGuide。可以加快运行时间，并且还能为不在关键路径上的小设计修改保留时序。

分区可以保证保留现有实现。用户可以在其设计中定义分区或分级模块。他们能够规定重新实现过程中要保留这些分区的综合、布局和/或布线。

SmartPreview 允许用户暂停和恢复实现。这使得用户能够保存中间结果，查看设计状态（时序失败的路径、布线状态），生成比特流，并进行时序分析。通过研究实现过程，这可以降低长实现周期的影响。