H.264 Encoder - Micro Footprint

产品描述

The A2e H.264 Encoder is still the industry’s smallest and fastest, which makes it ideal for FPGA designs with limited resources. A single core is capable of compressing 1080p30 video in a Spartan 6 device. The A2e H.264 Encoder supports H.264 variable and fixed bit-rate encoding of video streams. Multiple cores can be used for processing larger size or higher bandwidth images. We’ve added several enhancements to the latest revision of the core and supporting material.


主要特性与优势

  • Highly optimized AMD FPGA Footprint
  • Supports resolutions up to 4096 x 4096 (multiple instantiations)
  • Variable Bit Rate (VBR) and Constant Bit Rate (CBR)
  • Verilog Source and Netlist versions available
  • Pre-packaged for Coregen via IP-XACT
  • Entropy Encoding: CAVLC
  • Fully compatible with the ITU-T H.264 specification
  • Fully synchronous design
  • Generates I and P frames
  • Profile level 3.1 is supported
  • Search range: 80 x 48 pixels, Full, ½, ¼ pixel resolution
  • Support for Single or Multiple slices via firmware control
  • Support for intra 4 x 4 DC prediction
  • Supports YUV 4:2:0 video input
  • Supports simultaneous encoding of multiple streams of arbitrary sizes and compression ratios

器件实现矩阵

面向此核实现范例的器件使用矩阵。联系供应商了解更多信息。

系列 器件 速度等级 工具版本 硬件验证? LUT BRAM DSP48 CMT GTx FMAX (Mhz)
KINTEX-7 Family XC7K160T -3 Vivado ML 2022.1 N 3939 10226 9 8 0 0 200
Zynq-7000 Family XC7Z020 -1 Vivado ML 2022.1 Y 4670 11300 9 8 0 0 131
Spartan 6 Family XC6SLX150 -3 Vivado ML 2022.1 Y 3945 10505 22 8 0 0 87
VIRTEX6LXT Family XC6VLX130T -2 Vivado ML 2022.1 Y 3936 9804 9 8 0 0 142

IP 质量指标

综合信息

数据创建日期 Nov 27, 2023
当前 IP 修订号 2.03000
当前修订日期已发布 May 04, 2018
第一版发布日期 Aug 24, 2011

Xilinx 客户的生产使用情况

Xilinx 客户成功生产项目的数量 30
可否提供参考? Y

交付内容

可供购买的 IP 格式 Netlist, Source Code
源代码格式 Verilog
是否包含高级模型? Y
模型格式 C
提供集成测试台 Y
集成测试台格式 Verilog
是否提供代码覆盖率报告? N
是否提供功能覆盖率报告? N
是否提供 UCF? UCF
商业评估板是否可用? Y
评估板所用的 FPGA Zynq-7000
是否提供软件驱动程序? Y
驱动程序的操作系统支持 Linux

实现方案

代码是否针对 Xilinx 进行优化? N
定制 FPGA 优化技术 None
所支持的综合软件工具及版本 Xilinx XST / 12.3
是否执行静态时序分析? Y
AXI 接口 AXI4, AXI4-Lite
是否包含 IP-XACT 元数据? N

验证

是否有可用的文档验证计划? Executable and documented plan
测试方法 Directed Testing
断言 N
收集的覆盖指标 Functional
是否执行时序验证? Y
可用的时序验证报告 Y
所支持的仿真器 Mentor ModelSIM / 6.5d

硬件验证

在 FPGA 上进行验证 Y
所使用的硬件验证平台 Xilinx ZC-702 with Avnet FMC
已通过的行业标准合规测试 N
特定的合规测试 NA
是否提供测试结果? N