UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

PCI Express (PCIe) Gen3 子系统 AXI 桥接器

产品描述质量度量

AXI PCIe® Gen 3 内核提供了 AXI4 接口与 Gen 3 PCI Express (PCIe) 芯片硬核之间的接口。AXI4 PCIe 子系统可提供 AXI4 架构和 PCIe 网络之间完整的桥接功能。子系统由 PCIe 核、GT 接口和 AXI4 接口构成。桥电路在 FPGA 架构中实现,PCIe 核和 GT 是 FPGA 中的硬核元素。

AXI4 PCIe 内核提供事务处理等级转换功能,可将 AXI4 命令转换为 PCIe TLP 数据包,将PCIe 请求转换为 AXI4 命令。

主要性能和优势

  • 多达 256 字节的最大有效载荷大小 (MPS)
  • 消息信号发送中断 (MSI)
  • 对 PCIe 空间的存储器映射 AXI4 访问
  • 对存储器映射 AXI4 空间的 PCIe 访问
  • 跟踪和管理 TLP 完成处理
  • 检测错误条件并通过中断表明
  • 未完成的入口、出口事务处理(2 至 32 个)
  • 入口、出口地址转换(32b 至 64b 宽)
  • 最多支持 6 个作为端点的 PCIe 32 位 PCIe 基址寄存器 (BAR)

工具和器件支持

器件系列支持:

设计工具支持:

xilinx-131x43
  • 捆绑产品: Vivado Design Suite
  • 许可证: Xilinx End User License Agreement

特色技术文档

的页面