面向 Virtex 6 FPGA GTX 收发器的 ChipScope Pro IBERT
- 捆绑产品:
- ISE Design Suite
- 许可证: End User License Agreement
产品描述
面向 Virtex™ 6 FPGA GTX 收发器的 LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) 核可用于评估和监控 GTX 收发器的运行状况。该设计包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTX 收发器的端口和动态重配置端口 (DRP) 属性。还包括了通信逻辑，可通过 JTAG 在运行时间进行设计访问。IBERT 核是一个独立的设计。其生成过程贯穿了整个实现流程（包括生成比特流）。
主要功能与优势
- 可在 ChipScope Pro 分析器软件与 IBERT 内核之间提供通信路径
- 包含用户可选数量的 Virtex 6 GTX 收发器
- 可根据所需的线路速率、参考时钟速率、参考时钟源以及数据通路宽度定制收发器
- 需要可源自引脚或某个使能 GTX 收发器的系统时钟
技术支持
主要资料
Default
Default
标题
文件类型
日期