JESD204

LogiCORE IP JESD204 内核针对电子器件工程联合委员会 (JEDEC) JESD204B 或 JESD204C 标准设计。  JESD204 规范主要描述数据转换器和逻辑器件之间的串行数据接口及链路协议。

JESD204B IP 核支持 12.5 Gbps 线速 （符合 JESD204B 规范）和 16.1 Gbps 线速 （不符合 JESD204B 规范），并支持 1-32 信道配置。该 IP 内核不仅可配置成 JESD204B 发射器，连接 DAC 器件，而且也可配置为 JESD204B 接收器，连接 ADC 器件。

JESD204C IP 核可实现一个与 JESD204C 兼容的接口，支持从 1 Gb/s 到 32 Gb/s 的线路速率。每个内核均支持 1-8 个信道配置，并能与其它内核结合，实现更多信道。IP 核可使用 64B66B 或 8B10B 链路层配置为 JESD204C 发射器，用于连接 DAC 器件。

JESD204 IP 内核按网表提供，并配套提供支持封装程序文件。