RealDigital 技术

实现高性能和超低功耗

RealDigital 是 CoolRunner™-II CPLD 的关键设计技术，将系统当前的需求降至最低，并可以实现小型芯片级封装。RealDigital 支持在制造工艺技术和设计技术方面都采用完全的 CMOS 技术，从而实现了低功耗设计。

数字核与感应放大器

CoolRunner-II 构架具有全数字核，所需的功耗远远低于早期的 CPLD 技术，在这种 CPLD 技术中使用了非常耗电的模拟感应放大器。并且，它还可以有效地按比例缩小，超越目前所使用的 0.18µ 工艺结构。因此您可以预计到新一代的产品将具有更高的性能、低功耗和更低的成本 - 这是另一个比早期很难优化的 CPLD 技术更具优势的重要方面。模拟 CPLD 已无法追赶这一先进技术了。

CPLD	高性能	低功耗
感应放大器
RealDigital

特点

100% 数字核：

• 取消了传统的感应放大器技术
• 在0.18µ工艺结构上，使用了 Xilinx 第二代 Fast Zero Power（FZP）设计技术

为实际的接口设置了先进的系统性能，包括：

• 高级 I/O 支持
• 优异的时钟管理
• 无与伦比的设计保密性

优势

• 在单个器件上实现了业界最低的功耗和高性能，而无需另外付费
• 具有先进的系统特性，使您可以集成分立的功能以降低成本、达到最低功耗、增加可靠性并进一步缩短上市时间
• 采用可升级的工艺技术，可以在未来的产品中获得更高的性能、更小的功耗、更高的密度和进一步的成本优化。