高级 I/O 技术

实现多系统集成

CoolRunner™-II 高级 I/O 接口性能完全满足各种产品应用中系统连接功能的各种需求。该解决方案由物理接口和协议组成，可以将系统接口带宽最大化。CoolRunner-II CPLD 为当今的消费类 CPLD 提供了最快、最灵活的电接口。

多个 I/O bank

CoolRunner-II CPLD 具有多个 I/O bank，可以轻松实现2个不同的信号电平接口（如不同的总线接口 I/O 电压电平）之间的通信。这还可以包含外设器件和存储器到微控制器的电压转换，或者有线接口之间的通信。
 

图1

CoolRunner-II CPLD 现在具有多系统集成特性。

500 mV 输入滞后

输入滞后为设计者提供了将外部元件数量降至最低的工具。无论是使用输入来创建一个时钟，还是通过降低外部缓冲器的需求来快速传输输入信号，CoolRunner-II CPLD 输入都能够为设计者提供灵活而又功能强大的特性：

• 改善抗躁性
• 降低功耗
• 出色的信号完整性

图2

滞后（施密特触发器）输入。

DataGATE

可以通过使用 Xilinx CoolRunner-II DataGATE 技术来实现更大的低功耗设计。 DataGATE 禁用未使用的输入引脚，从而降低了功耗。 - 与传统的低功耗 CPLD 相比，功耗几乎降低了99%！总而言之，DataGATE 使 CoolRunner-II 的功耗仅占系统功耗的一小部分 -- 其它 CPLD 则不具备这样的性能。

DataGATE 允许：

• 输入信号阻塞
• 终止输入转换
• 无外部器件
• 降低功耗

了解 DataGATE 的功耗削减性能方面的更多信息。

支持多个 I/O 标准

您可以轻松创建标准芯片到芯片和芯片到存储器接口，因此可以将分立接口器件从您的系统中除去。这可以为您节省成本，并提高系统可靠性。

• 用于实现标准芯片到芯片接口的 LVTTL 和 LVCMOS
• 用于实现标准芯片到存储器接口的 SSTL 和 HSTL

I/O 性能和灵活性
	XC2C32A	XC2C64A	XC2C128	XC2C256	XC2C384	XC2C512
I/O bank	2	2	2	2	4	4
LVTTL/ LVCMOS*
SSTL/ HSTL
输入滞后选项
DataGATE
总线保持输出

表1

*1.5V输入需要滞后。

附加功能

• 总线保持输出可以将输出保持在稳定状态下，从而进一步降低功耗。
• 独立 I/O bank 高达4个使得我们能够在同一个设计中使用不同的 I/O 标准。