Spartan-3A DSP FPGA

Spartan-3A DSP FPGA 中有什么？

• DSP48A 可以在最低的速度级别下实现 250MHz 的工作频率
• DSP48A slice 实现先进的 DSP 功能，从而实现了高于 30 GMACS 的性能
• 可配置逻辑块可用来存储数据或实现逻辑功能
• 精确的时钟管理资源
• 高级 I/O 结构
• 18 位 x 18 位、2 进制补码乘法器，具有完全准确的 36 位结果、符号可以扩展到 48 位
• 预加法器为使用的每个 DSP48A 节省了 9 个逻辑 slice
• 双输入、灵活的 48 位加法器/减法器，具有可选的寄存器累加反馈
• DSP 协处理功能，如 MAC 引擎、分布式算法和全并行 FIR 滤波器

• 单引脚激活了 待机和休眠模式

• 利用独特的 Device DNA 定制安全算法
• 监控 JTAG 接入，并采取相应的措施
• 监控篡改行为，并提醒比特流变更
• 提高算法复杂性的能力
• 隐藏比特流可以防止比特流被盗
• 防篡改封装
• JTAG 锁闭可以防止“后门”接入
• 读回禁用可以防止通过 JTAG 或 ICAP 进行配置读回

• 采用 SelectIO™ 技术实现多重桥接、差分信号和存储器接口。
• 支持最常见的和新兴的单端与差分信号标准，包括 TMDS、PPDS、SSTL3 I 类和 II 类
• 预制的接口 IP 解决方案，包括 PCI™、PCI Express®、USB、Firewire、CAN、SPI 和 I2C
• 高级接口支持 26 种不同的单端与差分 I/O 标准
• 完全符合热交换的要求，并且支持 3.3V 的电源电压
• I/O 引脚多达 519 个
• 单位 I/O 的数据传输速率为 622+ Mb/s

• 高达 373 Kb 的分布式 SelectRAM™ + 存储器
  • 每个 LUT 都可作为单端口或双端口 RAM/ROM 使用
  • LUT 可以级联构成更大的存储器
  • 用于 FIFO 的灵活存储器和缓冲器
• 高达 2.268 Mb 的嵌入式 block RAM
  • 最多可级联 3126 个同步 18Kb block RAM 模块
  • 每个 18Kb 模块都可以被配置为单/双端口 RAM
  • 支持多种纵横比、数据宽度转换和奇偶性
• 常用的低成本外部存储器
  • Spartan-3A DSP FPGA 通过像 HSTL 和 SSTL 这样的接口与常用的低成本存储器连接。
  • 大型系统存储器的要求

• 每个 CLB 有 4 个 Slice - 4 个分别专门用于实现存储器和逻辑功能
• 宽输入功能 - 1 个 CLB 中有一个 16:1 多路复用器
• 快速算法功能 - 单位 CLB 列有 2 个先行进位链
• 8个可级联16位可寻址移位寄存器

• 每个器件具有高达8个的数字时钟管理器
• 可以很灵活地产生 5 MHz 到 333 MHz 的频率
• 针对 0、90、180 或 270 度的精确相移控制
• 良好的增益控制（1/256时钟周期），用于时钟数据同步
• 精确的生成 50/50 的占空比

• 多重启动功能允许对故障保险升级和应用控制进行多重配置
• 多种专用 Platform Flash
  • 方便性，FPGA 和 Flash 存储器的单一供应商
  • 高级特性，如 JTAG、比特流压缩、设计修订跟踪
  • 高速编程
• 支持简易可用的商用 SPI 串行 Flash PROM
  • 支持供应商的扩展列表
  • 通过标准渠道轻松获得
  • 常用于低成本消费系统