低功耗

每 FPGA 功耗降低1至5W
满足功耗预算对于达到系统性能和成本目标来说很重要。低功耗实现了较高的时钟频率、较高的可靠性和更好的噪声余量，并降低了资金与营运成本。使用 Xilinx 的工具及竞争供应商的修订工具进行的测量和分析表明，同竞争的 90nm FPGA 相比，Virtex™-4 的静态功耗低73%，动态功耗低86%

满足性能目标，而无需超出功耗预算

图1

LX60 与 2S60 对比。目标频率 = 200 MHz. 最坏情况处理20K LUT、20K触发器。1 Mbit 片上 RAM、64个 DSP 块、128个基于 Xilinx v4.1 版工具和竞争v2.1版工具的 2.5V I/O

总功耗对比数据

图2

测量显示了每个 FPGA 功耗低1-5 W

设计详情

• Tj=85°C下的静态功耗*
• 同等逻辑和存储器情况下，200MHz时的动态功耗
• Virtex-4 中50%的 LUT 及 FF 和竞争 FPGA 中的等效 ALUT 和 FF、12.5%的翻转率
• 竞争 FPGA 产品中使用的全部 M4K 块和 Virtex-4 FPGA 中的等效 18Kb Block RAM

*温度的重要性：在典型的环境下，结温很容易达到85°C，静态功耗会成为总功耗的重要因素，对于那些没有对泄漏进行优化的供应商来说情况尤其如此。为了向用户提供符合实际情况的估计，Xilinx 使用了85°C的结温。其他仅使用了25°C的环境温度的供应商则提供了令人误解的数据。实际设计中，结温 Tj 总是高于25°C。