Xesium时钟控制
增强的时钟控制功能，助您实现最高性能
Virtex™-4 FPGA 组合了先进的时钟性能，通过最小化时钟抖动、歪斜与占空比失真，助您实现高性能。Xesium时钟控制可以轻松实现大型设计的布局和布线，其丰富、全面的灵活时钟资源消除了先前的FPGA的局限。
ChipSync™技术使用内置的电路来组建源同步接口，这种技术使在物理接口处矫正时钟和数据信号变得容易，不用使用多个数字时钟管理器(DCM) 或本地时钟控制源。
丰富的时钟资源
- 32 路时钟输入 (差分或单端)
- 32个全局时钟网络
- 16-48个局域时钟网络
- 8-24清晰的时钟区
丰富的时钟管理特性
- 高达20个时钟管理者(DCMs)
- 多达8个相位匹配的时钟分频器(PMCDs)
- 32个全局时钟缓冲器
高性能
- 贯穿整个芯片的500MHz时钟控制
- 抖动减小了30%
- 自动占空因数精度
容易设计
- 消除了象限和缓冲器限制
- 增强的时钟控制向导，用于产生设计
- 用于定时预算的新型自动抖动和歪斜报告
数字时钟管理器(DCM)
DCM提供复杂的数字时钟管理，可以对抗集成了 PLL的FPGA中的系统抖动、温度、电压变化和其它常见问题。
时钟歪斜
移相控制
- 移相粗调（正交）
- 固定和可变的精细移相（时钟周期的1/256 ）模式，用于时钟/数据同步
- 直接DCM移相控制，用于高级应用
可以很灵活地产生从24 MHz－500 MHz的频率
DCM倍乘、除法和移相的动态重新配置
两种执行模式
- 最高速度 - 最大频率、最小抖动
- 最大范围-最小频率、最宽移相范围、最低功耗
相位匹配的时钟分频器(PMCD)
作为Virtex-4时钟管理功能的增强，PMCD提供改进的多同步时钟域处理功能。
相位匹配分频时钟
- 最多可以产生输入时钟的4个分频和相位匹配形式
- 被1, 2, 4 或8除
- 分频的时钟上升沿对准
相位匹配延迟时钟
全局时钟缓冲器
- 全差分缓冲和路由
- 完全灵活的编程
- 用做一个缓冲器或一个多工设备
- 用做同步或异步开关
- 可选择三态
- 可选择时钟
| Virtex-4时钟管理资源 |
| 时钟管脚：微分或单端 |
32 |
| 时钟局域 |
8-24 个局域 |
| 全局时钟 |
一共32个，每个8个 |
| 局域时钟 |
一共16-48个，每个局域2个 |
| 完全专用的时钟。 |
48-80个 |
| I/O 组合 |
9-17个全功能 |
| 时钟电路。 |
20 DCMs + 8 PMCDs |
| 最大时钟速率 |
500MHz |
| 频率综合 |
M, D: 1..32 |
| 移相 |
精度20ps |
