信号完整性

解决信号完整性挑战

控制串扰可以提高多种单端 I/O 接口（如DDR2、DDR、RLDRAM-II 和 QDR II 存储器接口）的系统性能。Virtex™-5 FPGA 提供了以下优点，能够帮助您在设计多种存储器接口和高速接口时简化电路板设计、缩短设计周期、降低系统成本：

最小化电感串扰
减少了外置去耦电容的数目
降低了电感
降低了电路板层数

白皮书

Virtex-5 系列高级封装（PDF）

了解 Sparse Chevron 封装是如何控制串扰的

由信号完整性专家 Howard Johnson 博士撰写的 BGA 串扰（PDF）

由信号完整性专家 Howard Johnson 博士撰写的 BGA 串扰深度探讨（PDF）

BGA 封装下密集的过孔区域在数百个 I/O 引脚不停开关时，将遍布电感噪声。由著名的信号完整性专家 Howard Johnson 博士进行的实验测量和仿真表明：Xilinx 在 Virtex-5 FPGA 中率先采用的先进的 sparse chevron 封装技术，同传统的 FPGA 封装设计相比，可以显著降低 SSO 噪声/串扰（通过实验测量得出）。

电源分配系统设计的最佳解决方案

Virtex-5 sparse chevron 封装在 FPGA 晶片 I/O 口旁边安放了基片旁路电容，使您能够从 PCB 板上去除数百个分立电容，从而降低了原料（BOM）成本、缩小了 PCB 面积。这种为 Virtex-5 FPGA 创建的增强型引脚布局还能简化 I/O 布线分支点，从而进一步减少 PCB 层数、降低设计成本。