时钟技术

完整的时钟管理，可以实现复杂时序

Virtex™-5 FPGA 系列提供了时钟管理管道（CMT）模块，用于满足复杂的时钟和时钟域需求，具体包括：

表1：Virtex-5 时钟技术的特点与优点
特点	优点
550 MHz 性能	从逻辑架构和硬 IP 核中提取最大的吞吐量。
时钟管理管道（CMT）多达 6 条数字时钟管理器（DCM）多达 12 个锁相环（PLL）多达 6 个	提供了灵活的高性能时钟管理解决方案。
时钟去歪斜	源时钟和输出时钟间的延时为零，输出时钟信号间的时钟歪斜小，并提供了高级的时钟域控制。
频率合成	轻松实现对时钟的倍频和分频，或创建用户自定义合成的 M/D 频率
相移	通过对相移进行粗调和细调，可以满足特定的相位需求。
动态重配置	改变 DCM 参数时不必重新配置器件的其他部分。
灵活的 DCM 到 PLL 或 PLL 到 DCM 的级联	优化低抖动时钟生成。
抖动滤除	将时钟抖动降低 50% 或更多。
大量时钟资源 20 路时钟输入（差分或单端） 32 个时钟歪斜匹配的全局时钟网络每个时钟区包含 4 个 I/O 时钟网络和 4 个区域时钟网络 8-24 个清晰的时钟区	确保大型设计的时钟对齐和整体的系统级时序。在单个器件中包含和管理多个时域。使用 I/O 时钟和区域时钟简化源同步接口。