SelectIO 技术

      

使用 SelectIO™ 技术实现终极连接功能

Virtex™-5 系列可以帮助你满足时序要求、支持许多 I/O 标准，并降低整个系统的成本。除了提供 1.25 Gbps 差分和 800 Mbps 单端 I/O 外，Virtex-5 FPGA I/O 还提供了以下增强性能：

• 支持真正的 1.2V-3.3V 输入电压，实现了最大的灵活性。
• 从长期可扩展性考虑，保证不同的 Virtex-5 平台之间具有引脚兼容性
• 每个 FPGA 最多具有1200个引脚和无可比拟的 I/O 布局灵活性，以及增强型 SelectIO™ 技术分组架构
• 利用源同步 ChipSync™ 技术简化电路板设计
• 支持40多种 I/O 标准。
• 提供了数控阻抗（DCI）。

增强型 SelectIO 技术分组架构

利用下列方法消除大型设计内的主要瓶颈：

• 13-35个带有40个引脚/组的独立组/器件
• 可编程单端或差分操作
• 输入、输出或双向模块，每个模块都具有可选的 SDR 或 DDR 寄存器。
• 专用 I/O 和区域时钟资源

源同步 ChipSync 技术

Xilinx 的源同步设计技术帮助您确保得到可靠的高速数据传输。ChipSync 技术通过下列方法简化了接口设计：

• 所有的 SelectIO 模块都增加了输出延时（ODELAY）元件和输入延时（IDELAY）元件
• 每个 SelectIO 模块都内置了按位去歪斜功能
• 内置串行器/解串器（SERDES）逻辑
• 可调抽头延时

I/O 标准支持

Virtex-5 系列 FPGA 支持40多种 I/O 标准。

Virtex-5 FPGA 支持的 I/O 标准

• LVCMOS 1.2V
• HSTL_I_12（仅限单向）
• DIFF_HSTL_I_18、DIFF_HSTL_I_18_DCI
• DIFF_HSTL_I、DIFF_HSTL_I_DCI
• DIFF_SSTL_I
• DIFF_SSTL2_I_DCI
• DIFF_SSTL18_I、DIFF_SSTL18_I_DCI
• RSDS_25（点对点）

Virtex-5 及以往的 Virtex 系列 FPGA 所支持的 I/O 标准

• LVCMOS（3.3 V、2.5V、1.8V 和 1.5V）
• LVDS、总线 LVDS、扩展 LVDS
• SSTL 标准（2.5v、1.8v、I 类、II 类）
• LVPECL
• PCI™、PCI-X™
• HyperTransport™（LDT）
• HSTL（1.8v、1.5v、I 类、II 类、III 类、IV 类）
• GTL、GTL+

数控阻抗（DCI）

全部 Virtex-5 I/O 模块均包含片上有源 I/O 终端。这些内置电路通过消除上百个外部终端电阻，简化了 PCB 设计，并动态地消除了工艺、温度和电压波动带来的驱动能力的变化。

协议实现和桥接

• 软 IP 核实现了并行接口标准协议，并使你能够与它们连通。