System Generator 的最新消息

System Generator 10.1 服务包 2 的最新消息

System Generator 的增强功能

混合 DCM-CE 支持
在 10.1 版内，System Generator 引入了新时钟控制选项，从而能够自动将 DCM（数字时钟管理器）包含到设计中。该选项限于时钟速率不超过 3 个的设计。

在该版本中，该时钟控制选项得到了增强，从而能够支持时钟速率多于 3 个的设计。通过 CE（时钟使能）方法可以自动支持其他速率。例如，如果设计具有 6 个时钟速率，则利用 DCM 支持最高的 3 个时钟速率，而用 CE 方法支持最低的 3 个时钟速率。

MATLAB 2008a 支持
MATLAB 2008a 现在得到了 System Generator for DSP 的支持

Xilinx DSP Blockset 的增强功能

FIR 编译器 4.0
System Generator 内的新模块，具有如下特性：

• 高达 49 位的扩展数据和系数宽度范围
• 多相滤波器库支持，从而实现了应用通道化和乘累加架构转换
• 共享控制和系数存储器资源的能力，实现了 16 个并行数据通路
• Virtex-5 和 Spartan-3A DSP FPGA 系列新增了分布式算术架构支持。该模块支持 FIR 编译器 LogiCORE v4.0 除法器支持的所有特性。

Generator 2.0
System Generator 内的新模块可以为整数除法生成算术除法
算法。

• 高达 54 位的可选操作数宽度、同步控制和可选延迟。
• 支持 Virtex-4、Virtex-5 和 Spartan3A-DSP FPGA 系列，从而实现了 2 阶整数除法和高阶除法算法。

System Generator 10.1 服务包 1 的最新消息

System Generator 的增强功能

EDK 导入流程的增强型 UCF 支持
在 EDK 导入流程内处理 UCF（用户约束文件）文件已经得到了加强，从而可以支持更大的 UCF 文件尺寸。现在对导入的 XPS 项目的 UCF 文件进行语法分析和修改，以便根据 EDK 处理器模块的设置形成新的 UCF 文件。用户可以查看和修改原始 UCF 文件，然后重新导入 XPS 项目

增强型 PLB 双时钟支持
Xilinx Platform Studio 项目利用时钟生成器来驱动 PLB 总线、MicroBlaze 处理器和其它带有不同时钟的硬件外设，现在可以自动导入 System Generator 内，从而可以实现 HDL 网表和硬件协仿真。

Xilinx DSP Blockset 的增强功能

CIC 编译器 1.2
现有模块更新

• 仿真速度比 CIC 编译器 1.1 的快4倍

DDS 编译器 2.1
现有模块更新

• 跟先前的 DDS 编译器相比，内核发生时间降低了10倍
• 具有指定负频率的能力
• 在先前的 DDS 编译器内，在复位变为无效之后，RDY 输出过早地进入了为时1个周期的高电平状态；这个错误已经纠正过来了

System Generator 10.1 的最新消息

System Generator 和项目浏览器（Project Navigator）集成

现在可以通过使用项目浏览器（Project Navigator）内新的源类型轻松地将 System Generator 设计整合到项目浏览器中。还可以从项目浏览器启动 System Generator 设计。

器件系列技术支持

• Virtex®-5 FXT

DCM 支持

• System Generator 现在提供自动将 DCM 包含到设计中的选项。虽然设计者抽掉了可选的 DCM，但是生成的设计将会利用芯片内现有的 DCM
• 替换选项在顶层接出时钟端口，从而实现了到 DCM 的手动连接

PLB46 的双异步时钟支持

• 这种功能通过让设计的 DSP 和嵌入式处理部分在不同的时钟速率下运行而赋予了设计者更大的灵活性

加快了运行速度

• 仿真的首次初始化速度加快了 2 倍
• 加载 System Generator 模块集时的初始化速度快了10倍

基于 M 的硬件协同仿真

• 为硬件协仿真专门设计的 System Generator 模型现在可以嵌入、配置到和用于 MATLAB® M 编码脚本，从而实现了从 MATLAB 到硬件的调用

增加了新的 IP 模型

• FFT 5.0 - 现有模块更新，现在包括周期前缀插入（cyclic prefix insertion）
• FIR 编译器 3.2 - 已更新，现在包含 Virtex-II 和 Spartan®-3A FPGA 支持
• 复位发生器 - 新模块，产生同步向下采样复位信号，从而无需手动生成这些信号
• CIC 1.1 - 新模块，现在包含在 System Generator 内

支持的第三方工具

• MATLAB 2007a 和 2007b
• Synplify Pro 8.9
• ModelSim 6.3c