Virtex-5 FPGA 系列
主要技术文档
- Virtex-5 系列简介（PDF）
- Virtex-5 FPGA 数据手册：直流及开关特性（PDF）
- Virtex-5 用户指南（PDF）
- 用户指南 Lite（PDF）
Virtex®-5 FPGA 是世界上首款 65nm FPGA 系列，采用 1.0v、三栅极氧化层工艺技术制造而成，并且根据所选器件可以提供330,000个逻辑单元、1,200个 I/O 引脚、48个低功耗收发器以及内置式 PowerPC® 440、PCIe® 端点和以太网 MAC 模块。
Virtex-5 的优势
利用内置功能实现了价格/性能突破
- 利用 ExpressFabric 技术将性能提升了2个速度级别
- 利用时钟管理通道实现了 550 MHz 高精度、低抖动时钟技术
- 利用 RocketIO™ GTX 收发器实现 150 Mbps - 6.5 Gbps 高性能串行连接功能
- 性能调试了的 IP 块
- 利用高带宽、低延迟接口实现了每个 PowerPC 440 处理器模块 1100 DMIPS 的性能
- 利用 550 MHz DSP48E slice 实现了 528 GMAC，并且利用 25x18 乘法器实现了 DSP 加速
- 192 GFLOPS 单精度和 68 GFLOPS 双精度浮点 DSP
- 利用 1.25 Gbps LVDS I/O 和 ChipSync® 技术简化源同步接口
- 具有内置式误差检验与校正（ECC）功能的 550 MHz、36Kb Block RAM/FIFO
- 增强型配置电路，支持商用 flash 存储器，简化了系统重配置，并且为保护您的 IP 而提供了第五代设计安全性
-
表1
系统性能对比
功耗优化策略
- 利用 RocketIO GTP 收发器实现 100 Mbps - 3.75 Gbps 低功耗串行连接功能：功耗低于 100 mW（典型值）（在 3.2 Gbps 下）
- 利用 65nm ExpressFabric 技术和低功耗 IP 模块将动态功耗降低了35%
- 三栅极氧化层技术使采用 65nm 工艺时的静态功耗同采用 90nm 工艺的 Virtex-4 FPGA 的静态功耗相等。增强型 PCI Express® 兼容端点模块和三态以太网 MAC
- 高级均衡可以使背板超出40”
- 协议套件可以加速设计开发
图1
用于降低静态功耗的三栅极氧化层技术。
图2
实现包含 8 通道 PCIe 端点的典型设计所需的功耗和面积。
表1
功耗节省案例研究：x8 PCI Express
最低的系统成本
- 器件更小：65nm 工艺缩小了晶片尺寸，而新型真正的 6 输入 LUT 则提高了器件效率
- 当利用内置式低功耗收发器时需要更少的器件
- 嵌入式处理系统可以和 PowerPC 440 模块整合到一起
- 利用内置式 PCIe 端点和以太网 MAC 模块提高了逻辑效率
- 通过降低功耗来实现更小的散热器、风扇和电源
Virtex-5 FPGA 子系列
Virtex-5 LX FPGA
面向实现高性能逻辑
Virtex-5 LXT FPGA
面向具有低功耗串行连接功能的高性能逻辑
Virtex-5 SXT FPGA
面向具有低功耗串行连接功能的 DSP 和存储器密集型应用
Virtex-5 FXT FPGA
面向具有速率最高的串行连接功能的嵌入式处理
Virtex-5 TXT FPGA
面向超高带宽应用，如有线通信与数据通信系统内的桥接、开关和集聚
