语言选择
技术文档
下载
联系我们
高级搜索
技术解决方案
产品与服务
市场解决方案
技术支持
采购信息
关于Xilinx
问题解答
联系技术支持
下载
技术文档
质量
问答浏览器
论坛
Please enable Javascript to select your language.
Xcell 出版物主页
Xcell在线杂志
杂志
解决方案指南
书籍
产品选型指南
产品资料
Xcell 杂志存档
向Xcell出版物投稿
在Xcell出版物上登广告
免费订阅
联系我们
主页
:
Xcell 出版物
: Xcell 杂志存档
第55期专栏文章
视点:
使用ISE软件缩短设计时间
时序收敛对于现在的设计者来说可能是一个最重要的设计问题。 这篇文章探究了为Xilinx设计实现时序收敛的方法。
设计性能:
物理综合与优化
利用这些要点与策略满足您的性能目标。
验证:
利用基于声明的验证早点发现缺点
集中设计、综合与验证
生产率:
使用ISE基础架构向导
简化了Xilinx器件中的复杂块的配置与例示方法。
部分重配置:
PlanAhead 软件作为部分重配置平台
PlanAhead软件的改进型环境减小了空间、减轻了重量、并降低了功耗与成本。
刊期 55
下载完整期刊
预订PDF, 7.9 MB
目录
编辑信函: 生产率发展方案
视点
使用ISE 软件缩短设计时间
设计性能
性能设计工具
利用基于图表的物理综合来获得更快的时序收敛
使用ISE 软件实现物理综合与优化
使用PlanAhead 设计工具改进设计性能
综合工具策略
使用Xplorer加速设计性能
使用 PlanAhead软件实现您的性能目标
HDL代码实践加速设计性能
使用XST 8.1i 将RTL代码写入Virtex-4 DSP48块
验证
Un-Tethered调试
Lucent Technologies缩短了验证周期
验证您的逻辑设计，以便一次性取得成功
使用基于声明的验证早点发现缺点可以加速设计。
生产率
简化FPGA管脚分配
90 nm FPGA 设计中的功耗考量
使用ISE 基础架构向导
部分重配置
部分重配置的好处
PlanAhead软件作为部分重配置平台
概要
支持播放器
DSP 设计的实时分析
配置选择 – Platform Flash 或日用Flash
加速PowerPC 软件应用
使用 Xilinx FPGA系统设计进行Nucleus 集成
对FPGA进行编程，加速高性能计算
EasyPath FPGA的灵活性
Xilinx嵌入式以太网MAC可以传输数据
对Xilinx FPGA与CPLD 中的SPI 串行Flash进行编程
使用XPS添加有价值的软件模块
