针对Xilinx FPGA的DSP 设计技巧
课程介绍
该课程向您展示了如何利用包括 Virtex™-4 FPGA 在内的 Xilinx FPGA 构架中所提供的特性，以及 DSP 算法如何能够得以有效执行。 该技术也示范了哪些系统级的决定对设计过程和产品成本的影响最大。
适应水平
高级
培训时间
3 天
课程对象
对利用数字信号处理开发产品感兴趣的工程师和设计师
必备条件
- 基本了解数字信号处理理，包括理解以下原理：
- 采样率
- 有限脉冲响应 (FIR) 和无限脉冲响应 (IIR) 滤波器
- 振荡器和混合器
- 快速傅立叶变换 (FFT) 算法
软件工具
获得的技能
完成这次培训后，您将能够：
- 描述如何利用 Xilinx FPGA 技术有效实现 DSP 算法
- 了解 Xilinx FPGA 各个系列的性能和特点以有效实现 DSP 算法
- 确定精确评估芯片面积消耗及成本的方法
- 评估哪些算法最适合 FPGA 设计实现，了解哪些算法较少需要
- 评估系统级决定如何影响硬件实现，以及硬件实现如何能在系统级上强化结果
课程概要
第 1 天
- 在相同波长
- DSP 设计中的基础术语和缩略语
- DSP 应用中的采样率和位宽
- DSP 构建模块和处理需求
- 编号位相同
- 调整接收器
- Xilinx 器件的结构和资源
- 评估 DSP 构建模块的尺寸
第 2 天
- 继续调整接收器
- 存储器由此制成
- 模块与分布式存储器
- SRL16E 和延迟功能
- 存储器纵横比和操作
- 选择的滤波器
- FIR 滤波器规范和实现
- 针对给定标准选择技术
- 半波和内插滤波器的影响
第 3 天
- 一个滤波器不能构成一个系统
- 考虑具有多通道的选项
- 插值和抽取
- 比率变化及其对 FIR 滤波器的影响
- 利用器件架构的滤波算法
- 连接重要性与隔离功能
- 不要堵塞数据路径
- 数控振荡器和混合器
- FFT 实现策略
- 获得 FFT 的带宽需求
- 采用 FPGA 作为高效协处理器
课程练习
- MAC 速率和存储器要求
- 构建 128-Tap FIR 滤波器
- 分数格式
- 二补码算法
- 用加法树来累加
- 用进位链来累加
- 全加器：有多少 Slice？
- 累加结构尺寸
- 串行累加结构
- 8-Bit 乘 12-Bit 乘法器
- KCM 乘法器
- FIFO 分布式 RAM
- 延迟结构的尺寸评估
- 将 SRL16E 用作 FIFO
- 创建更大的 RAM 结构
- 选择一种 MAC FIR 技术
- 并行 FIR 滤波器尺寸
- 对称、插值和相位
- 抽取滤波器
- "fs/4" 混合和抽取
- 设计数控振荡器 (NCO)
- FFT：基准和转换时间
- 选择时间 = 处理时间
- 128-点 FFT，1.28 µS
注册
学费与注册信息,请联系您当地的中国授权培训机构(ATP)。
|
