利用 PlanAhead 进行设计
课程介绍
学习使用 PlanAhead™ 软件工具来改善设计性能，获得可重复的结果。主题包括：产品简介、综合和项目技巧、设计分析、创建布局规划、改善性能、实验实现选项、增量设计方法、基于模块的 IP 设计和 I/O 引脚分配。
注：本课程中提供的动手实验和跟 PlanAhead 工具捆绑的辅导资料相同。本课程还附有教师指导的讲座和演示。
适应水平
中级
培训时间
2 天
课程对象
对通过分析和利用设计的物理实现得到最佳性能表现感兴趣的 FPGA 设计师、系统结构师和系统工程师
必备条件
软件工具
- Xilinx ISE Design Suite 10.1
- PlanAhead 10.1
获得的技能
完成这次全面的培训后，您将拥有完成下列操作所需的技能：
- 列出 PlanAhead 工具的主要特性和优势
- 将设计导入 PlanAhead 工具项目环境
- 分配最佳的 I/O 引脚位置
- 导入 HDL 源，阐述和分析 RTL 网表
- 分析设计统计数据、连接功能、时序和布局结果
- 运行设计规则检查器（DRC），执行加权平均同步转换输出（WASSO）分析
- 分区和布局规划设计
- 运行 ExploreAhead 尝试多个实现策略
- 导入并分析实现结果以提升布局规划
- 利用布局规划来改善性能和一致性
- 利用基于模块的设计，并创建可重用 IP
预览
请观看录制的时序收敛流程在线学习模块，预览 FPGA 设计课程中讲授的这一概念。
课程概要
第 1 天
- 课程介绍
- 实验 1：利用 PlanAhead 工具着手设计
- I/O 引脚规划
- 实验 2：I/O 引脚分配
- 设计分析和探索
- 实验 3：设计分析和探索
- 模块划分（Design Partitioning）和顶级布局规划
- 实验 4：模块划分（Design Partitioning）和顶级布局规划
第 2 天
- 实现已完成布局规划的设计
- 实验 5：实现
- 布局规划技巧
- 实验 6：布局规划
- 调整布局规划以提升性能
- 实验 7：布局规划调整
- 基于模块的设计和 IP 重用
- 实验 8：基于模块的设计和 IP 重用
- 布局规划策略
- 课程总结
实验介绍
注：课程中的所有实验可从 PlanAhead 软件捆绑的自导辅导资料获得。
- 实验 1：利用 PlanAhead 工具着手设计 - 讲述了将综合设计导入 PlanAhead 工具以便开始布局规划的步骤。同时还介绍了 PlanAhead 工具环境和视图。
- 实验 2：I/O 引脚分配 - 介绍了用于执行 I/O 引脚分配的 PinAhead 环境。您可以创建项目，导入/导出 I/O 端口列表，创建 I/O 端口和接口，并完成引脚分配。
- 实验 3：设计分析与探索 - 介绍了 PlanAhead 工具的分析特性，实现了对潜在设计问题的早期检测、备用器件选择、布局规划入门指导和实现后的探索。
- 实验 4：模块划分（Design Partitioning）和顶级布局规划 - 介绍了布局规划概念。使用自动化划分工具，您将创建顶级布局规划并在分配的资源基础上，改变 Pblock 的大小和形状来进行实验。
- 实验 5：实现 - 介绍了 ISE 软件实现工具与 PlanAhead 工具的集成。还介绍了用于排列多个以不同策略运行的 ISE 软件的 ExploreAhead 工具。
- 实验 6：布局规划 - 描述如何分析实现结果，并利用这一信息生成旨在提高设计性能的布局。
- 实验 7：布局规划调整 - 介绍有助于按时序目标持续收敛的技术。
- 实验 8：基于模块的设计和 IP 重用 - 介绍实现基于模块方法的步骤，包括 IP 模块的创建和重用。
注册
学费与注册信息,请联系您当地的中国授权培训机构(ATP)。
|
