应用指南

本应用指南描述了在 Virtex™-4 器件中实现 267-MHz DDR2 控制器，并与 Micron DDR2 SDRAM 器件接口。早期中文版

This application note discusses how to design and implement a Bus Master Direct Memory Access (DMA) design for the Endpoint Block Plus Wrapper Core for PCI Express® using the Virtex®-5 FPGA Integrated Block for PCI Express.

Virtex™-E 器件在临近的用户 I/O 管脚之间提供了专用的片上差分接收器，这是在 -7 速度级别下，速度可高达 622 Mb/s 时接收 LVDS 信号的理想之选。 本应用指南介绍了如何在适于进行点对点数据传输（数据速率为 622 Mb/s）的 Virtex-E FPGA 内，设计高速、低压差分信号 (LVDS) 发射器和接收器进行。

本应用指南就在增量设计流程中使用分区技术进行了讨论。 建议将逻辑密度高的模块实例、时序关键通路或时序关键模块实例划归为分区。

Virtex™-E 扩展存储器 (Virtex™-EM) FPGA 器件在单个高性能器件中提供了超过 1000 Kb 的 block RAM 和高达 300 Kb 的分布式 RAM。它是高带宽视频应用的理想器件，复杂的数字滤波逻辑可在几条片上像素数据线路上工作。Virtex-EM 器件的可重配置特性为设计者提供了一个灵活的平台，可用于在整个设计和试制周期内以及现场使用该器件时，优化数字信号处理器 (DSP) 的参数和算法。该可重编程性可以在诸如 MPEG 压缩的应用中实现专利算法的定期优化。

本应用指南介绍了如何在高性能多点应用中使用 Virtex™-E 总线低压差分信号 (BLVDS) 技术。BLVDS 将标准 LVDS 的优势扩展到支持双向背板的多点配置中。Spice 仿真结果表明本应用指南中介绍的多点配置的工作频率最高可达 200 MHz。

内容可寻址存储器 (CAM) 可以提高数据搜索速度。 不同基于 CAM 的应用中，对数据组织和读/写性能的要求是不同的。 本应用指南中介绍的创新设计适合具有高速匹配和写要求的小型嵌入式 CAM。 本参考设计是利用包括 Virtex-II Pro™ 器件在内的 Virtex™-II 系列的真正双端口 block SelectRAM+™ 的特性所构建。

在数据传输系统中，传输通道本身就是数据误差源，因此，有必要确定传输和接收的数据的有效性。 奇偶生成和验证是一种提供单误码检测能力的方法。 本应用指南介绍了如何在设计中使用具有 block RAM 的 Virtex™-II 的架构特点来进行奇偶生成和验证。

本应用指南介绍了 CoolRunner™ CPLD 的上电复位特性，这可能是对您是有用的，得看这些器件在哪里以及如何使用。

通常，施加到板上的电源电压比 CoolRunner™-II CPLD 所需的 1.8V VCCINT 的额定电压要高（或低）。 这些情况下，电源 IC 一般用于执行电源电压所需的 DC/DC 转换。 给这些器件，即稳压器，输入一个未经稳压的电压，然后，器件会输出一个独立于输入电压变化或输出电流波动的稳定电压。 稳压器有很多种不同的类型。 本应用指南对稳压器的每种类型都进行了说明，并给出了一些典型电路来重点说明现有的商用稳压器。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本应用指南为使用两种高级设计语言 (HDL)：VHDL 和 Verilog 来实现算术逻辑功能提供了设计建议。

本应用指南针对 Xilinx Virtex-II™ 和 Virtex-II Pro™ FPGA 介绍了 10 Gb 以太网物理编码内层 (PCS) 参考设计。 PCS 是连接在 Xilinx RocketPHY™ 10 Gb/s 收发器和 Xilinx LogicCORE™ 10 Gb 以太网媒体访问控制器 (MAC) 核、LogicCORE XAUI 核或 10 Gb 媒体独立接口 (XGMII) 之间。（了解 XGMII 参考设计，请查看 XAPP606。）

Virtex™-5 器件含有高精度可编程延迟单元 (IDELAY)，它与每个输入引脚都相关。本应用指南说明了如何采用一个 DCM、两个全局时钟资源和极少的 FPGA 逻辑资源实现多数据流的 8 倍过采样。与使用多个 DCM 的技术相比，这种解决方案可提供更高的抖动容限。如果配以适当的数据恢复方案，就可以将这个过采样技术用于多种不同的数据协议，采样率可达 550 Mb/s。随附的参考设计实现了一个以 270 Mb/s 运行的 SD-SDI (SMPTE 259M) 接收器。

内容可寻址存储器 (CAM) 或联想存储器是一种存储器件，可按照内容来寻址。 CAM 存储器的每一位都包含比较逻辑。 数据值输入 CAM 的同时与所有已存储数据进行比较。 匹配结果是相应的地址。 CAM 作为数据并行处理器来运行。 CAM 可用于设计异步传输模式 (ATM) 交换。 本应用指南特别介绍了在 ATM 应用中实现 CAM。 应用指南 XAPP201“Virtex 器件中的多个 CAM 设计概述”中展示了在其他设计中实现 CAM 的多种方法，可作参考。

本应用指南介绍了一个可配置物理编码内层（CPCS）参考设计，扩展了Xilinx Virtex™-II Pro FPGA 系列中RocketIO™数千兆位收发器（MGT）模块的功能。

Virtex™-II 系列平台 FPGA 中有嵌入 FPGA 架构的乘法器。 这些乘法器支持几个不同的乘法运算模式并能像桶式移位器一样运行。

本 Virtex™-5 应用指南描述了 SFI-4.1 接口 16 通道的 SDR 源同步 LVDS 接口。 发射器需要 16 对 LVDS 用于数据传输和一对 LVDS 用于传递时钟。 接收器也需要 16 对 LVDS 用于数据传输，一对 LVDS 用于源同步时钟输入。这里对接收器的时序进行了深入的介绍，而且参数是从硬件上得到的。

本应用指南介绍了在很多视频设计中，实现从 RGB 色彩空间到 YCbCr 色彩空间转换所需的电路。

本应用指南描述了如何利用 iMPACT 9.1.01i 通过 Spartan™-3A FPGA 的 JTAG 接口实现 SPI 串行 Flash PROM 的间接编程。还涉及到了文件生成的硬件设置、软件流程和编程。

内容可寻址存储器 (CAM) 允许在存储器中快速搜索具体数据。 每个应用对 CAM 都有不同的要求。 基于配置为移位寄存器的 LUT，在 Virtex™ slice 中实现的 CAM 设计为达到 CAM 的深度和宽度提供了灵活的方法。 本应用指南介绍了单时钟周期内查找匹配的快速 CAM 设计。 应用指南 XAPP201“Virtex 器件中的多个 CAM 设计概述”讨论了现有可实现 CAM 的不同解决方案，也介绍了在本应用指南中具体描述的解决方案。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南为用户提供适用于 Xilinx 器件的 SVF 和 XSVF 文件格式的总体理解。这是基于对 IEEE STD 1149.1 (JTAG) 有一定了解的假设之上。了解在嵌入式编程应用中利用串行矢量格式 (SVF) 和 Xilinx 串行矢量格式 (XSVF) 文件的信息，请参照 Xilinx 应用指南 XAPP058。

本应用指南描述了二维列序滤波器的实现。该参考设计包括了有效排序算法的 RTL VHDL 实现。

Tagalyzer 是一种帮助调试长 JTAG 边界扫描链的诊断工具。 它经过修改可便适应各种不同的测试状况。它是由一个 XC9536 CPLD 制成。 可用于调试由任何制造商的产品组成的 JTAG 链。 Tagalyzer 经过扩展可支持任意长的边界扫描链，并可根据需要改变其功能。

介绍了原来的 Spartan™-3 FPGA 架构内的乘法器。至于 Spartan-3E/-3A FPGA 系列，请参照用户指南 UG331（Spartan-3 系列 FPGA 用户指南）中的乘法器章节。

本应用指南介绍了视频采集板的参考设计，该采集板充当视频源（如摄像机、VCR、CCD 照相机等）和 PC 间的接口。 该板对来自于视频源的帧进行采集和数字化，然后传到 PC 上供观看。 主要的电子元件有视频像素解码器、DRAM 和 Spartan™ FPGA，所选的全部器件都旨在获得较低的整体成本，使该板适于大批量、面向消费者的产品。 为此，在单个可编程 Spartan 器件内实现全部的接口和存储器控制逻辑的能力提供了重要优势，包括低成本、减少的部件数、small form factor、低功耗和轻松的现场升级。

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

本应用指南描述了通过以太网端口进行远程 FPGA 重新配置的方法。

该应用指南描述了Spartan™-3E系列内的串行外设接口（SPI）配置模式。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

本应用指南介绍了利用 Xilinx FPGA 实现的二维反离散余弦变换 (2D IDCT) 功能。 参考设计文件提供了在任一款 Xilinx 器件中执行用的行为级代码。

本应用指南描述了如何将 Texas Instruments (TI) ADS6000 系列、带有串行化 LVDS 输出的高速模数转换器 (ADC) 器件与配置成 LVDS 输入的 Virtex™-4 或 Virtex-5 I/O 接口。

Performance data (in terms of circuit speed) is provided for several key logic and routing functions implemented in XC4000XL-09 FPGAs, for purposes of overall system performance estimation. Performance data also is provided for equivalent implementations in the Altera FLEX 10K-2 family devices.

本应用指南描述了 16 通道源同步 DDR LVDS 接口。 本设计利用了 Virtex™-5 I/O ChipSync™ 功能特点，调整了为各个器件在初始化、补偿与制造工艺相关的歪斜而创建动态建立/保持时序的接收机数据通路。 本接收机以 1:8 的解串速率工作在 16 个数据通道上。

本应用指南描述了 16 通道源同步 DDR LVDS 接口。 本接收机以 1:6 的解串速率工作在 16 个数据通道上。 与 XAPP855 类似，设计也包含实时窗口监视电路以实现更多性能。 本参考设计在工作中动态地校准并补偿了初始化时与工艺、电压和温度 (PVT) 有关的歪斜。

利用基础 LUT 的可重编程性作为移位寄存器或 SelectRAM™ 存储器，以及快速进位逻辑链，灵活的 CAM（内容可寻址存储器）在 Virtex™ 器件中得以实现。 虽然 CAM 在 Spartan™ 和 XC4000X™ 器件中也可行，但本应用指南重点讲述在 Virtex 器件的实现。

黄金码生成器被广泛用于码分多址 (CDMA) 系统中，以生成具有较好相关性的代码序列。本应用指南介绍了在 Virtex™、Virtex™-E、Virtex™-EM、Virtex™-II 和 Spartan™-II 器件中实现黄金码生成器的方法。黄金码生成器在 Virtex/Virtex-II 系列和采用 SRL16 宏的 Spartan-II 系列中使用了高效的线性反馈移位寄存器 (LFSR)。

回旋交错器技术用于通信应用领域，如 SDH 和 PDH 无线电系统、GSM 和 UMTS 移动通信系统、以及点到多点的无线电系统，可以使传输通道免受噪声的干扰。 在传输侧，回旋交错器使串行输入数据变为并行的 N-bit 字，并通过 N 条延时线移位数据字。 然后，延迟后的数据通过 PISO 移位寄存器移出用于传输。 在接收器端，用双延时线和移位寄存器重新组织输入数据流。

伴随快速扩张的网络行业产生的需求，相应地需要内容可寻址存储器 (CAM) 器件具有越来越快的搜索能力。每年都有新的 CAM 器件涌现到市场上。这些器件具有出色的性能和众多的选项，但它们都需要有一个接口。Virtex™ 器件具有同高速 CAM 接口所需的全部必要性能。本技术文档针对 Lara 网络搜索引擎（一种 CAM 器件）介绍了 Virtex CAM 控制器。

本技术文档介绍了采用 CoolRunner™-II 64 宏单元 CPLD 的演示板。

本技术文档包含有在 EN014（Virtex-4 FX CES2 和 CES3 器件勘误表）及 EN042（Virtex-4 CES4 器件勘误表）中介绍的关于 Virtex™-4 RocketIO™ 千兆位级收发器 (MGT) 静态工作行为的详细信息。

本应用指南介绍了如何使用 Virtex™-5 器件连接通用 I/O (CIO) 双倍数据速率 (DDR) Reduced Latency DRAM (RLDRAM II) 器件。

描述了用于 RAID6 奇偶生成/数据恢复控制器的硬件加速器，以及 ECC 和 MIG DDR2 控制器。

本应用指南说明如何使用 CoolRunner™-II 与多个 SD 卡接口。

本应用指南说明了如何将 Xilinx Virtex-II™ 或 Virtex-II Pro™ 器件连接到 Philips TZA3015HW 30 Mbit/s-3.2 Gbit/s 的 A 级 4-bit 的光纤收发器。 本应用指南中的参考设计使用了 TZA3015HW。

本应用指南解释了如何使用 Xilinx Viterbi 解码器 LogiCORE™ 模块（version 5.0 或更新版本）实现 trellis termination 和 tail biting。

本应用指南描述了在 Virtex™-4 器件中实现 267 MHz 及更高频的 DDR2 控制器，并与 Micron DDR2 SDRAM 器件接口。

本应用指南为使用参数化 VHDL 参考设计实现二维滤波提供了 Xilinx FPGA 解决方案。

这些指南针对所有 XC3000™、XC4000™、XC5200™ 和 Spartan™ FPGA 器件及其衍生产品介绍了配置步骤。一般用户无须了解或记住所有细节，但出现问题时应参考调试提示。

本应用指南描述了在 5V/3.3V 混合式系统、仅 3.3V 系统以及 3.3/2.5V 混合式系统内正确配置 XC9500XL CPLD 的方法。

本应用指南介绍了通过多通道串-并转换器将多个同步串行数据流转换为并行数据。

本应用指南描述了如何将 Spartan™-II 和 Virtex™ 系列内现有的双端口块存储器用作四端口存储器。这实际上涉及了如何折中数据存取时间（减半）和功能（加倍）。块存储器的总带宽每秒保持同样的比特数。

MicroBlaze™ 可利用其专用的 FSL 总线接口，将定制的 IP 核集成到基于 MicroBlaze 软处理器的系统中。本技术文档介绍了将定制的 IP 核加入基于 SCP 的设计中的几种合理的方法。

本应用指南就 Virtex™-5 和 Spartan™-3E FPGA 系列中使用的串行外设接口 (SPI) 配置模式进行了讨论。还针对使用 Xilinx 电缆的原型设计介绍了 ISE™ iMPACT 在系统编程解决方案。

8 位以上的移位寄存器可以有效地在 XC4000™ 或 Spartan™ 系列 SelectRAM 存储器中实现。 针对 RAM 采用线性反馈移位寄存器 (LFSR) 计数器使设计变得更加简单。 本应用指南描述了 4 位和 5 位通用 LFSR 计数器、基于高效 RAM 的 32 位和 100 位移位寄存器及重复速率达数千甚至万亿年的伪随机序列发生器，可以用于测试和加密的目的。 还列出了高达 168 位的最长 LFSR 计数器的合适抽头。

本应用指南说明了 XC9500 边界扫描接口，并演示了用于编程和测试 XC9500 CPLD 的软件。 附录总结了 JTAG 编程器的操作，并检测了用于在系统编程的 XC9500 CPLD 所支持的其它操作。

CAM（内容可寻址存储器）可以提高数据搜索速度。不同基于 CAM 的应用中，对数据组织和读/写性能的要求是不同的。本应用指南中介绍的创新设计适合具有高速匹配和写要求的小型嵌入式 CAM。本参考设计是利用 Virtex™ FPGA 真正的双端口块 SelectRAM™+ 的特性所构建。应用指南 XAPP201“Virtex 器件中的多个 CAM 设计概述”讨论了现有可实现 CAM 的不同解决方案，也介绍了在本应用指南中具体描述的解决方案。

影响封装热变形的重要变量之一就是回流焊工艺。本应用指南讨论了回流焊工艺的详情，并就压型提供了能够成功实现 BGA 元件回流焊的指导。

本应用指南介绍了利用 Xilinx FPGA 实现的二维离散余弦变换 (2D DCT) 功能。 参考设计文件提供了在任一款 Xilinx 器件中执行用的行为级代码。