CoolRunner-II

本技术文档详细描述了在 Xilinx® CoolRunner™-II CPLD 中，使用 VHDL 实现串行外设接口 (SPI) 主机。 CoolRunner CPLD 是现有功耗最小的 CPLD，因此成为 SPI 主机的完美目标器件。 要获得本技术文档所述的 VHDL 代码，请查看第 19 页的 VHDL 代码下载和声明部分。 该设计适合 XC2C256 CoolRunner-II 或 XCR3256XL CoolRunner™ XPLA3 CPLD。 关于 CoolRunner-II CPLD 的版本，请查阅 XAPP348，CoolRunner™ 串行外设接口主机。

This application note describes an implementation of a LIN controller on a Xilinx® CoolRunner™-II CPLD. A microcontroller interface is provided, but this could also be implemented as an IP core with minimal effort.

This document details the VHDL implementation of an I2C controller in a Xilinx CoolRunner-II 256-macrocell CPLD. CoolRunner-II CPLDs are the lowest power CPLDs available, making this the perfect target device for an I2C controller. To obtain the VHDL code described in this document, go to section VHDL Code Download, page 19 for instructions. This design fits both XPLA3 and CoolRunner-II CPLDs. For the CoolRunner XPLA3 CPLD version, please refer to XAPP333, CoolRunner CPLD I2C Bus Controller Implementation.

本技术文档介绍了 CoolRunner™-II CPLD 与双倍数据速率 (DDR) SDRAM 存储器器件接口的参考设计。 创建的参考设计能够在 100 MHz 的工作频率下运行。

This application note provides a functional description of VHDL and Verilog source code for a Manchester Encoder Decoder and discusses the reasons to use Manchester code. The code can be compiled into either the Xilinx XC9572 or XCR3064XL CPLD.

本技术文档详细介绍了在 Xilinx® CoolRunner™ CPLD 内，用 VHDL 实现面向字节的光纤通道传输编码器和解码器的方法。 CoolRunner CPLD 在现有 CPLD 中功耗最低，并可在任何需要可靠的点到点收发器的网络设计中使用。 CoolRunner CPLD 采用 Fast Zero Power (FZP) 专利设计技巧，来同时提供高性能和低功耗。 这些器件提供 5.0 ns 的管脚到管脚延迟，待机电流低于 100 µA（在 fMAX 情况下，功耗约为其它 CPLD 竞争产品的 1/3）。

本技术文档描述了 CoolRunner™ CPLD 的 CMOS 输出结构，并详细介绍了使用真正的 CMOS（可以实现轨到轨）输出驱动的一些优势。

This application note provides a quick and simple method for estimating power consumption of CoolRunner-II CPLDs. As an alternative to XPower, power can be quickly and easily computed using the provided equation and coefficients as described in this application note.

本应用指南说明了如何将Intel处理器连接到硬盘驱动器上。

本应用指南介绍了使用CoolRunner™-II使计数器与定时器应用的频率分辨率加倍的方法。

本技术文档介绍了用于接口 CoolRunner™-II CPLD 和低功耗移动 SDRAM 存储器器件的 VHDL 设计。 移动 SDRAM 是无线、手持式、和移动计算应用的理想的存储器解决方案，非常适合与 Xilinx CoolRunner-II 低功耗 CPLD 系列搭配。

本应用指南描述了采用 CoolRunner™-II CPLD 实现 8-bit 微控制器的设计方法。 PicoBlaze™ 微控制器指令可以进行定制，成为专用微控制器。 CoolRunner-II 器件是 Xilinx® 最新的 CPLD 系列，它提供低功耗和高速的性能。 本应用指南为 PicoBlaze 微控制器设计提供了完整的 VHDL 代码，为其汇编器提供了 C 代码。

本应用指南对键盘扫描仪的Verilog源码进行了功能介绍。

采用CoolRunner™-II来控制点矩阵LCD模块。包括设计文件。

本应用指南介绍了如何使用Xilinx CPLD驱动LED。

本应用指南介绍了使用廉价的小型串行外设接口 (SPI) 闪存，配置 Xilinx FPGA，如 Spartan™-IIE 和 Spartan-3 FPGA 的方法。

This document details specific implementation techniques which may be used to decrease power consumption in CPLD designs.

本应用指南说明了利用 CoolRunner™ XPLA3 CPLD 实现 IrDA 和 UART 系统的方法。 其中还描述了创建半双工 IrDA 和全双工 UART 接口设计所需的基本构建模块。

本技术文档简单介绍了利用 XPLA3 CPLD 执行 ISP 操作的方法。

本应用指南对利用 Xilinx CoolRunner-II™ CPLD 来监控 Xilinx Platform Flash 配置 PROM 和 Xilinx Spartan™ 或 Virtex™ 系列 FPGA 之间的配置数据进行了阐述。目的在于确保 FFGA 的可靠配置，同时为保存在 PROM 内的一个或多个配置文件提供修订控制。

在 CoolRunner™-II 器件中实现简单的温度控制器。

This application note describes the implementation of a Smart Card Reader design with a CoolRunner™-II CPLD. Different from most of the software-based smart card reader computer systems, this CoolRunner-II CPLD implementation is a hardware solution. There is no software development needed in this design. This application note explains the low-level protocol of the Smart Card Reader and its hardware implementation.

本应用指南概述了位长和复杂度都增加了的三个 Galois 乘法器解决方案，一步步讲述了生成和验证的过程。

本技术文档着重介绍了利用 CoolRunner™ CPLD 实现的无线收发器的设计。 利用 CoolRunner 演示板实现无线收发器。 无线收发器是低功耗 CoolRunner CPLD 的理想应用。

本技术文档描述了 5V 信号与 CoolRunner™-II 器件接口的几种不同的方法。 只要电压信号水平超过逻辑器件的最大输入要求，就可以使用这种技术。

CoolRunner™-II CPLD 的灵活性允许用户将任何 I/O 管脚配置为基准电压 (VREF) 管脚。 本技术文档介绍了决定这些 VREF 管脚的数量和布局的不同方法和基本规则。

This application note describes the card-side implementation of an 16-bit CompactFlash (CF+)card interface using a CoolRunner™-II CPLD. Included in this implementation are the CIS, Attribute Memory Control and Status Registers, 16-bit Common Memory, and 8-bit I/O Interface. This design can be easily modified to interface to any memory, DSP or microcontroller.

本应用指南概述了设计人员利用 CoolRunner™-II CPLD 的 DataGATE 特性的各种方法。

本技术文档详细描述了在 Xilinx® CoolRunner™-II CPLD 中，使用 VHDL 实现 8051 微控制器接口。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为当今许多流行微控制器的完美接口器件。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现 8051 微控制器接口。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为当今许多流行微控制器的完美接口器件。

本技术文档介绍了Xilinx CoolRunner™ XPLA3 CPLD提供的I/O单元的特性和好处。

这里介绍了用于 CPLD 的 VHDL 基础知识。 特别包括有那些能够很好地转化到 CPLD 中的设计实例，使得设计者利用这一强大语言的最佳功能获得 CPLD 设计的最佳性能。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南有助于引导设计者设计出适合最小的CPLD器件的设计。

描述了 CPLD 在上电期间的性能。

本应用指南提供了对PCB焊点布局及QFN封装装配的有益指导，以实现最佳可靠性和质量。本指南仅为指导，提倡用户展开实际的学习以实现工艺的优化。

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。 提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。 还提供了同步逻辑电路实例，如计数器和状态机。

本技术文档介绍了在 Xilinx CoolRunner™ XPLA3 CPLD 内控制 Texas Instruments 的 ADS7870 模数转换器 (ADC) 的设计实现。 CoolRunner CPLD 是现有功率最低的 CPLD，是便携式手持应用中用于控制串行 ADC 的理想目标器件。 该技术文档解释了 CoolRunner CPLD 的 VHDL 代码。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现串行外设接口 (SPI) 主机。 CoolRunner CPLD 是现有功耗最小的 CPLD，因此成为 SPI 主机的完美目标器件。

该应用指南描述了利用低功耗 CoolRunner™ CPLD 来降低整个系统功耗的系统设计技术。 利用 CoolRunner CPLD 解除系统微处理器的操作，可以延长处理器的省电模式时间，并能极大的节省功耗。

本应用指南介绍了使用 Xilinx CoolRunner™ XPLA3 CPLD 实现与 NAND Flash 存储器接口。 CoolRunner CPLD 是现有功率最低的 CPLD，是存储器接口应用的理想目标器件。

本技术文档详细说明了 Xilinx CoolRunner™ XPLA3 256 宏 CPLD 中系统管理总线 (SMBus) 控制器的 VHDL 实现方法。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为 SMBus 控制器的完美目标器件。

本技术文档介绍了采用 CoolRunner™-II 64 宏单元 CPLD 的演示板。

本技术文档介绍了 CoolRunner™-II 时序模型。 了解 CoolRunner-II 时序模型是创建能满足理想时序要求的 CPLD 设计的关键。

This application note provides a basic outline for creating a cryptographic processor using CoolRunner™-II devices and a CPLD version of the PicoBlaze™ processor.

本应用指南针对 UART 提供了 VHDL 和 Verilog 源代码的功能描述。 该代码用于 XC95144 和 XCR3128XL CPLD。 本指南还讨论了 UART 的功能。

本应用指南说明如何使用 CoolRunner™-II 与多个 SD 卡接口。

应用指南检查表提供最佳CPLD设计方法。

本应用指南说明了如何将 Xilinx® CoolRunner™-II CPLD 用作简单的逻辑开关，来快速可靠地在不同 MPEG 视频源中选择。

通常，施加到板上的电源电压比 CoolRunner™-II CPLD 所需的 1.8V VCCINT 的额定电压要高（或低）。 这些情况下，电源 IC 一般用于执行电源电压所需的 DC/DC 转换。 给这些器件，即稳压器，输入一个未经稳压的电压，然后，器件会输出一个独立于输入电压变化或输出电流波动的稳定电压。 稳压器有很多种不同的类型。 本应用指南对稳压器的每种类型都进行了说明，并给出了一些典型电路来重点说明现有的商用稳压器。

使用标准芯片的 CoolRunner™-II CPLDs

本应用指南介绍了利用 CoolRunner™-II CPLD 实现单错校正和双错检测 (SECDED) 设计。 CoolRunner-II 器件是 Xilinx® 最新的 CPLD，它提供低功耗和高速的性能。 完整的 VHDL 设计可在本应用指南中获得。

本技术文档详尽地描述了 CoolRunner™-II CPLD 系列的 I/O 结构。 I/O 引脚具有任何 IC 性能中最显著的从外部能观测到的特征。 本应用指南说明了 I/O 可以和不可以实现的功能及其驱动和性能的限制的详细情况。

本应用指南针对 N x N 数字交叉点开关提供了 VHDL 源代码的功能描述。 代码被设计具有 8 个输入和 8 个输出，以用于 128 宏单元 CoolRunner™-II CPLD 器件，但也可以很容易地扩展到更高密度的器件中。

本应用指南对几种方法进行了描述，当使用 Xilinx® CoolRunner™-II CPLD 系列时，运用这些方法可持续快速地完成设计。 获得这一重要的新 1.8V CPLD 系列的详细信息，请登录 Xilinx 网站 (www.xilinx.com)，您还可在网站上找到该系列和单个产品的数据手册。 同时提供其它应用资料。 尤其值得关注的是 XAPP375 和 XAPP376，它们分别讨论了 CoolRunner-II CPLD 的时序，以及宏单元与功能模块 - CoolRunner-II 系列的“逻辑引擎”- 的基本操作。

该应用指南描述如何在Xilinx软件中实现CoolRunner™-II的高级特性。这些特性包括DualEDGE触发寄存器，时钟分配器，CoolCLOCK, DataGATE,施密特触发输入和I/O终止类型。

CoolRunner™-II RealDigital CPLD 是为了建立下一代 CPLD 而结合了高性能和低功耗的唯一的 CPLD 系列。 本应用指南介绍了利用 CoolRunner-II CPLD 独特的节能特性而获得最低功耗的设计方法。

CoolRunner™-II 属于 Xilinx® CPLD 系列，其提高了复杂可编程逻辑器件的标准。 CoolRunner-II 以其极具竞争力的价格实现了无可匹敌的性能和业界最低的功耗，并提供了各种封装选择。 本应用指南详细说明了 CoolRunner-II CPLD 如何在其 CMOS 架构内创建逻辑。 很可能您永远都不需要知道这些细节，因为设计软件会自动完成您的设计，无需用户指导即可实现最高的速度和最低的功耗。 如果您想了解 CoolRunner-II 施展其魔法的详细内容，本应用指南会有所帮助。 了解 CoolRunner-II 全面信息，还可参照 CoolRunner-II 系列数据手册和各个器件的数据手册。

该应用指南说明了CoolRunner™-II怎样被多个器件（包括Virtex™-II 和Spartan™-3）用作功率管理器件的。

本技术文档详细介绍了在 Xilinx® CoolRunner™-II CPLD 内，用 VHDL 实现面向字节的光纤通道传输编码器和解码器的方法。 CoolRunner CPLD 在现有 CPLD 中功耗最低，并可在任何需要可靠的点到点收发器的网络设计中使用。 CoolRunner CPLD 采用 Fast Zero Power™ (FZP) 专利设计技巧，来同时提供高性能和低功耗。 这些器件提供 5.0 ns 的管脚到管脚延迟，待机电流低于 100 µA（在 fMAX 情况下，功耗约为其它 CPLD 竞争产品的 1/3）。

本应用指南描述了利用CoolRunner-II™ CPLD的数码相机参考设计。

本应用指南说明将CoolRunner™-II CPLD用作水平转换器的方法。

本应用指南对利用 Xilinx CoolRunner-II™ CPLD 来监控 Xilinx Platform Flash 配置 PROM 和 Xilinx Spartan™ 或 Virtex™ 系列 FPGA 之间的配置数据进行了阐述。目的在于确保 FFGA 的可靠配置，同时为保存在 PROM 内的一个或多个配置文件提供修订控制。

本应用指南介绍了使用廉价的小型串行外设接口 (SPI) 闪存，配置 Xilinx FPGA，如 Spartan™-IIE 和 Spartan-3 FPGA 的方法。

本应用指南概述了位长和复杂度都增加了的三个 Galois 乘法器解决方案，一步步讲述了生成和验证的过程。

本技术文档着重介绍了利用 CoolRunner™ CPLD 实现的无线收发器的设计。 利用 CoolRunner 演示板实现无线收发器。 无线收发器是低功耗 CoolRunner CPLD 的理想应用。

本应用指南介绍了如何输入 CPLD 的时序约束，以及如何验证已经满足了您的时序约束条件。

This application note presents a design of a port expander that fits into a CoolRunner™-II XC2C32A device. The port expander is SMBus and I2C compatible.

The Xilinx high-performance CPLD, FPGA, and configuration PROM families provide in-system programmability, reliable pin locking, and JTAG boundary-scan test capability. This powerful combination of features allows designers to make significant changes and still keep the original device pin-outs, which eliminates the need to re-tool PC boards.

This application note documents using a Xilinx® CPLD as a motor controller.

CoolRunner™-II CPLD 在数字视频应用市场中的应用简介。

本白皮书讨论了在休眠模式下，使用 DataGATE（输入门控技术）的优势。

本白皮书介绍了 CoolRunner™-II 由非标准 I/O 电压供电时的特性。

本技术文档说明利用DataGATE特性能够极大地节省功率。

本白皮书介绍了用于计算 TTL 逻辑与 Xilinx CPLD 匹配程度的方法。

本白皮书是关于使用 Xilinx CPLD 代替 7400 分立器件的优势和成本节省方面的内容。

手机（欧洲称其为“终端”）是当今电子市场上的最具活力的产品。 从最初的模拟信号开始，手机逐渐演化成具有和复杂 PDA 一样功能的、几乎纯数字的器件。 那些根据高质量本地通话能力来评估手机质量的用户，现在已经把通话清晰度视为既定的事实。 从手机颜色到对流式视频的支持，他们选择手机的特性。 即使是那些购买低成本手机的人们对这类特性的要求也在不断增长：“附加功能”逐渐成为标准。 这种转变使得制造商进退两难，他们要尝试在低成本和人们对新特性不断增长的需求之间作出权衡。 用户应该为所有这些特性花钱吗？还是制造商每月自己支付这些手机成本？

创建 FPGA 设计通常并不需要太长的时间。 但是，最近 Xilinx 的一个竞争者刊登了一则广告，声称虽然设计一个 FPGA 可能需要一年时间，但是复制它只需要一秒钟。 FPGA 真的那么不安全吗？ 这则广告确实过分夸张，但某些易失性 FPGA 的比特流确实能够复制。 虽然不可能在“一秒钟”内就能完成复制，但是担心设计的不安全却是必要的。 为了减轻您的忧虑，本白皮书将向您展示如何利用 Xilinx CoolRunner™-II CPLD 来保护 FPGA 的比特流和整个设计的安全性。

根据 CIBC World Markets 和 Equity Research，平面显示器 (FPD) 业已经临界快速发展时期。 因此，它现在可以吸引多种合适的资本投资和研发资源，推动技术创新向观看质量、制造效率和系统集成不断提高的方向发展。 相应地，这些也支撑着用户的需要、突破、年收入增长、和具有使从业公司长期利润不断增长的潜能。 CIBC 相信现在这三个基本条件会合在一起，推动市场前进。 它们是：FPD 的技术和商业成熟性。 大量的产量投资 降低最终销售价格

This white paper provides an overview of the RealDigital technology used in Xilinx CoolRunner™-II CPLDs. RealDigital is the patented design technology used in Xilinx CoolRunner-II CPLDs that enable highperformance and ultra low power consumption in programmable logic devices. RealDigital is a key technology for CoolRunner-II CPLDs that minimizes system current demand and allows small chip-scale packaging options. Low-power designs are enabled through RealDigital by using true CMOS both in process technology and design technique.

This white paper will discuss the features of Complex Programmable Logic Devices (CPLDs) in general, and CoolRunner™-II devices specifically, that lend validity to some of these claims. It will cover the basics of tamper resistance as well as detail some of the more interesting data-attack methods. Describing the technical value of CoolRunner-II CPLDs in hindering these attacks, it will conclude by summarizing the degree of safety provided by the use of CoolRunner-II devices and outlining additional defensive steps that can help to ensure data security.

The two CSP discussed in this white paper are the CP56 and CP132 packages. Due to their small ball spacing and associated layout issues, there are certain topics such as solder mask openings and escape routing concerns which are discussed in this white paper.

This White Paper discusses applications for CoolRunner™-II CPLDs in POS and HPOS terminals.

This White Paper shows how the low power CoolRunner™-II CPLD can be used to incorporate new functionality into a portable educational toy quickly, cost effectively, and with very little additional power consumption.

This white paper discusses the use of CoolRunner™-II CPLDs in portable navigation devices.