CoolRunner-II

本技术文档详细描述了在 Xilinx® CoolRunner™-II CPLD 中，使用 VHDL 实现串行外设接口 (SPI) 主机。 CoolRunner CPLD 是现有功耗最小的 CPLD，因此成为 SPI 主机的完美目标器件。 要获得本技术文档所述的 VHDL 代码，请查看第 19 页的 VHDL 代码下载和声明部分。 该设计适合 XC2C256 CoolRunner-II 或 XCR3256XL CoolRunner™ XPLA3 CPLD。 关于 CoolRunner-II CPLD 的版本，请查阅 XAPP348，CoolRunner™ 串行外设接口主机。

This document details the VHDL implementation of an I2C controller in a Xilinx CoolRunner-II 256-macrocell CPLD. CoolRunner-II CPLDs are the lowest power CPLDs available, making this the perfect target device for an I2C controller. To obtain the VHDL code described in this document, go to section VHDL Code Download, page 19 for instructions. This design fits both XPLA3 and CoolRunner-II CPLDs. For the CoolRunner XPLA3 CPLD version, please refer to XAPP333, CoolRunner CPLD I2C Bus Controller Implementation.

本技术文档介绍了 CoolRunner™-II CPLD 与双倍数据速率 (DDR) SDRAM 存储器器件接口的参考设计。 创建的参考设计能够在 100 MHz 的工作频率下运行。

This application note provides a functional description of VHDL and Verilog source code for a Manchester Encoder Decoder and discusses the reasons to use Manchester code. The code can be compiled into either the Xilinx XC9572 or XCR3064XL CPLD.

本技术文档详细介绍了在 Xilinx® CoolRunner™ CPLD 内，用 VHDL 实现面向字节的光纤通道传输编码器和解码器的方法。 CoolRunner CPLD 在现有 CPLD 中功耗最低，并可在任何需要可靠的点到点收发器的网络设计中使用。 CoolRunner CPLD 采用 Fast Zero Power (FZP) 专利设计技巧，来同时提供高性能和低功耗。 这些器件提供 5.0 ns 的管脚到管脚延迟，待机电流低于 100 µA（在 fMAX 情况下，功耗约为其它 CPLD 竞争产品的 1/3）。

本技术文档描述了 CoolRunner™ CPLD 的 CMOS 输出结构，并详细介绍了使用真正的 CMOS（可以实现轨到轨）输出驱动的一些优势。

This application note provides a quick and simple method for estimating power consumption of CoolRunner-II CPLDs. As an alternative to XPower, power can be quickly and easily computed using the provided equation and coefficients as described in this application note.

本应用指南说明了如何将Intel处理器连接到硬盘驱动器上。

本应用指南介绍了使用CoolRunner™-II使计数器与定时器应用的频率分辨率加倍的方法。

本技术文档介绍了用于接口 CoolRunner™-II CPLD 和低功耗移动 SDRAM 存储器器件的 VHDL 设计。 移动 SDRAM 是无线、手持式、和移动计算应用的理想的存储器解决方案，非常适合与 Xilinx CoolRunner-II 低功耗 CPLD 系列搭配。

本应用指南描述了采用 CoolRunner™-II CPLD 实现 8-bit 微控制器的设计方法。 PicoBlaze™ 微控制器指令可以进行定制，成为专用微控制器。 CoolRunner-II 器件是 Xilinx® 最新的 CPLD 系列，它提供低功耗和高速的性能。 本应用指南为 PicoBlaze 微控制器设计提供了完整的 VHDL 代码，为其汇编器提供了 C 代码。

本应用指南对键盘扫描仪的Verilog源码进行了功能介绍。

采用CoolRunner™-II来控制点矩阵LCD模块。包括设计文件。

本应用指南介绍了如何使用Xilinx CPLD驱动LED。

本应用指南介绍了使用廉价的小型串行外设接口 (SPI) 闪存，配置 Xilinx FPGA，如 Spartan™-IIE 和 Spartan-3 FPGA 的方法。

This document details specific implementation techniques which may be used to decrease power consumption in CPLD designs.

本应用指南说明了利用 CoolRunner™ XPLA3 CPLD 实现 IrDA 和 UART 系统的方法。 其中还描述了创建半双工 IrDA 和全双工 UART 接口设计所需的基本构建模块。

本技术文档简单介绍了利用 XPLA3 CPLD 执行 ISP 操作的方法。

本应用指南对利用 Xilinx CoolRunner-II™ CPLD 来监控 Xilinx Platform Flash 配置 PROM 和 Xilinx Spartan™ 或 Virtex™ 系列 FPGA 之间的配置数据进行了阐述。目的在于确保 FFGA 的可靠配置，同时为保存在 PROM 内的一个或多个配置文件提供修订控制。

在 CoolRunner™-II 器件中实现简单的温度控制器。

This application note describes the implementation of a Smart Card Reader design with a CoolRunner™-II CPLD. Different from most of the software-based smart card reader computer systems, this CoolRunner-II CPLD implementation is a hardware solution. There is no software development needed in this design. This application note explains the low-level protocol of the Smart Card Reader and its hardware implementation.

本应用指南概述了位长和复杂度都增加了的三个 Galois 乘法器解决方案，一步步讲述了生成和验证的过程。

本技术文档着重介绍了利用 CoolRunner™ CPLD 实现的无线收发器的设计。 利用 CoolRunner 演示板实现无线收发器。 无线收发器是低功耗 CoolRunner CPLD 的理想应用。

本应用指南技术文档描述了采用 Xilinx® CPLD 的电机控制器。

本应用指南介绍了在 Xilinx® CoolRunner™-II CPLD 上实现 LIN 控制器。 其中提供了微控制器接口，它也可作为功耗最低的 IP 核来实现。

本技术文档描述了 5V 信号与 CoolRunner™-II 器件接口的几种不同的方法。 只要电压信号水平超过逻辑器件的最大输入要求，就可以使用这种技术。

这个应用指南包括无铅封装的回流焊接、检验和返修工艺指导。

CoolRunner™-II CPLD 的灵活性允许用户将任何 I/O 管脚配置为基准电压 (VREF) 管脚。 本技术文档介绍了决定这些 VREF 管脚的数量和布局的不同方法和基本规则。

This application note describes the card-side implementation of an 16-bit CompactFlash (CF+)card interface using a CoolRunner™-II CPLD. Included in this implementation are the CIS, Attribute Memory Control and Status Registers, 16-bit Common Memory, and 8-bit I/O Interface. This design can be easily modified to interface to any memory, DSP or microcontroller.

本应用指南概述了设计人员利用 CoolRunner™-II CPLD 的 DataGATE 特性的各种方法。

本技术文档详细描述了在 Xilinx® CoolRunner™-II CPLD 中，使用 VHDL 实现 8051 微控制器接口。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为当今许多流行微控制器的完美接口器件。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现 8051 微控制器接口。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为当今许多流行微控制器的完美接口器件。

本技术文档介绍了Xilinx CoolRunner™ XPLA3 CPLD提供的I/O单元的特性和好处。

这里介绍了用于 CPLD 的 VHDL 基础知识。 特别包括有那些能够很好地转化到 CPLD 中的设计实例，使得设计者利用这一强大语言的最佳功能获得 CPLD 设计的最佳性能。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南有助于引导设计者设计出适合最小的CPLD器件的设计。

描述了 CPLD 在上电期间的性能。

本应用指南提供了对PCB焊点布局及QFN封装装配的有益指导，以实现最佳可靠性和质量。本指南仅为指导，提倡用户展开实际的学习以实现工艺的优化。

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。 提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。 还提供了同步逻辑电路实例，如计数器和状态机。

本技术文档介绍了在 Xilinx CoolRunner™ XPLA3 CPLD 内控制 Texas Instruments 的 ADS7870 模数转换器 (ADC) 的设计实现。 CoolRunner CPLD 是现有功率最低的 CPLD，是便携式手持应用中用于控制串行 ADC 的理想目标器件。 该技术文档解释了 CoolRunner CPLD 的 VHDL 代码。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现串行外设接口 (SPI) 主机。 CoolRunner CPLD 是现有功耗最小的 CPLD，因此成为 SPI 主机的完美目标器件。

该应用指南描述了利用低功耗 CoolRunner™ CPLD 来降低整个系统功耗的系统设计技术。 利用 CoolRunner CPLD 解除系统微处理器的操作，可以延长处理器的省电模式时间，并能极大的节省功耗。

本应用指南介绍了使用 Xil