CoolRunner XPLA3

The Xilinx high-performance CPLD, FPGA, and configuration PROM families provide in-system programmability, reliable pin locking, and JTAG boundary-scan test capability. This powerful combination of features allows designers to make significant changes and still keep the original device pin-outs, which eliminates the need to re-tool PC boards.

本应用指南介绍了如何使用Xilinx CPLD驱动LED。

应用指南检查表提供最佳CPLD设计方法。

这里介绍了用于 CPLD 的 VHDL 基础知识。 特别包括有那些能够很好地转化到 CPLD 中的设计实例，使得设计者利用这一强大语言的最佳功能获得 CPLD 设计的最佳性能。

MP3 便携式播放器是音乐收听技术的趋势。 这些播放器不涉及任何机械运动，由此它们成为任何类型活动过程中收听音乐的理想之选。 MP3 是基于 MPEG 第 3 层（该层可存储音乐，但占用的空间比目前的 CD 技术小的多）的数字压缩技术。 软件可以做到从现有的 CD 中创建 MP3 文件，然后用户可以将这些文件下载到 MP3 便携式播放器中，几乎可随处享受。

This application note provides a quick and simple method for estimating power consumption of CoolRunner™ XPLA3 CPLDs. As an alternative to XPower, power can be quickly and easily computed using the equation and coefficients provided in this application note.

The purpose of this application note is to investigate the PCI (Peripheral Component Interface) environment when using 5 volt tolerant, 3.3 volt supply integrated circuits. In particular, we will examine the meaning of the statement "PCI compliant" when used in CPLD or FPGA data sheets.

本应用指南介绍了 CoolRunner™ CPLD 的上电复位特性，这可能是对您是有用的，得看这些器件在哪里以及如何使用。

描述了 CPLD 在上电期间的性能。

ISP 电路对快速原型开发而言很有用。 但是，即使是功能最强大的电路也需要稍作考虑，方可提供在系统编程的最佳结果。 本应用指南针对从您的 ISP 设计获得最佳性能所需要考虑的事项给出了简短列表。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。 提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。 还提供了同步逻辑电路实例，如计数器和状态机。

本技术文档着重介绍了利用 CoolRunner™ CPLD 实现的无线收发器的设计。 利用 CoolRunner 演示板实现无线收发器。 无线收发器是低功耗 CoolRunner CPLD 的理想应用。

本技术文档介绍了在 Xilinx CoolRunner™ XPLA3 CPLD 内控制 Texas Instruments 的 ADS7870 模数转换器 (ADC) 的设计实现。 CoolRunner CPLD 是现有功率最低的 CPLD，是便携式手持应用中用于控制串行 ADC 的理想目标器件。 该技术文档解释了 CoolRunner CPLD 的 VHDL 代码。

本应用指南介绍了使用 Xilinx CoolRunner™ XPLA3 CPLD 实现与 NAND Flash 存储器接口。 CoolRunner CPLD 是现有功率最低的 CPLD，是存储器接口应用的理想目标器件。

本技术文档详细说明了 Xilinx CoolRunner™ XPLA3 256 宏 CPLD 中系统管理总线 (SMBus) 控制器的 VHDL 实现方法。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为 SMBus 控制器的完美目标器件。

本应用指南介绍了在 WebPACK™ 项目浏览器中进行 CoolRunner™ XPLA3 CPLD 设计的用户约束文件 (UCF) 的性能与功能。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现 8051 微控制器接口。 CoolRunner CPLD 是现有功耗最低的 CPLD，因此成为当今许多流行微控制器的完美接口器件。

本技术文档详细描述了在 Xilinx® CoolRunner™ XPLA3 CPLD 中，使用 VHDL 实现串行外设接口 (SPI) 主机。 CoolRunner CPLD 是现有功耗最小的 CPLD，因此成为 SPI 主机的完美目标器件。

该应用指南描述了利用低功耗 CoolRunner™ CPLD 来降低整个系统功耗的系统设计技术。 利用 CoolRunner CPLD 解除系统微处理器的操作，可以延长处理器的省电模式时间，并能极大的节省功耗。

This document details specific implementation techniques which may be used to decrease power consumption in CPLD designs.

本应用指南说明了利用 CoolRunner™ XPLA3 CPLD 实现 IrDA 和 UART 系统的方法。 其中还描述了创建半双工 IrDA 和全双工 UART 接口设计所需的基本构建模块。

本技术文档简单介绍了利用 XPLA3 CPLD 执行 ISP 操作的方法。

本技术文档介绍了Xilinx CoolRunner™ XPLA3 CPLD提供的I/O单元的特性和好处。

本应用指南针对 UART 提供了 VHDL 和 Verilog 源代码的功能描述。 该代码用于 XC95144 和 XCR3128XL CPLD。 本指南还讨论了 UART 的功能。

This application note provides a functional description of VHDL and Verilog source code for a Manchester Encoder Decoder and discusses the reasons to use Manchester code. The code can be compiled into either the Xilinx XC9572 or XCR3064XL CPLD.

本技术文档详细介绍了在 Xilinx® CoolRunner™ CPLD 内，用 VHDL 实现面向字节的光纤通道传输编码器和解码器的方法。 CoolRunner CPLD 在现有 CPLD 中功耗最低，并可在任何需要可靠的点到点收发器的网络设计中使用。 CoolRunner CPLD 采用 Fast Zero Power (FZP) 专利设计技巧，来同时提供高性能和低功耗。 这些器件提供 5.0 ns 的管脚到管脚延迟，待机电流低于 100 µA（在 fMAX 情况下，功耗约为其它 CPLD 竞争产品的 1/3）。

本技术文档介绍了 Xilinx® CoolRunner™ XPLA CPLD 的宏单元配置。

该技术文档强调了使用 CoolRunner™ XPLA3 CPLD 构架中提供的通用控制术语的优势。 本应用指南还讨论了体现这些通用控制术语效率的设计实例。

This document details the VHDL implementation of an I2C controller in a Xilinx CoolRunner XPLA3 256 macrocell CPLD. CoolRunner CPLDs are the lowest power CPLDs available, making this the perfect target device for an I2C controller.

本技术文档描述了 CoolRunner™ CPLD 的 CMOS 输出结构，并详细介绍了使用真正的 CMOS（可以实现轨到轨）输出驱动的一些优势。

本应用指南介绍了如何输入 CPLD 的时序约束，以及如何验证已经满足了您的时序约束条件。

本白皮书介绍了用于计算 TTL 逻辑与 Xilinx CPLD 匹配程度的方法。

本技术文档描述了使用 CoolRunner XPLA3 时序模型的方法。

本技术文档详细描述了 CoolRunner XPLA3 时钟选项。

This white paper describes the CoolRunner™ XPLA3 CPLD architecture.