Spartan-3A 应用指南

本应用指南描述了如何利用 iMPACT 9.1.01i 通过 Spartan™-3A FPGA 的 JTAG 接口实现 SPI 串行 Flash PROM 的间接编程。还涉及到了文件生成的硬件设置、软件流程和编程。

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

本应用指南解释了如何使用 Xilinx Viterbi 解码器 LogiCORE™ 模块（version 5.0 或更新版本）实现 trellis termination 和 tail biting。

本应用指南描述了如何将 Spartan™-II 和 Virtex™ 系列内现有的双端口块存储器用作四端口存储器。这实际上涉及了如何折中数据存取时间（减半）和功能（加倍）。块存储器的总带宽每秒保持同样的比特数。

本应用指南就 Virtex™-5 和 Spartan™-3E FPGA 系列中使用的串行外设接口 (SPI) 配置模式进行了讨论。还针对使用 Xilinx 电缆的原型设计介绍了 ISE™ iMPACT 在系统编程解决方案。

XAPP482 描述了一种 MicroBlaze™ 系统，该系统把软件代码、用户数据、和配置数据存储在非易失性 Platform Flash PROM 内，简化了系统设计并降低了成本。它提供了执行过程中使用的便携式硬件设计，软件设计和附加脚本功能。

J 驱动编程引擎为 IEEE 标准 1532 可编程逻辑器件 (PLD) 提供了迅速、直接地在系统配置 (ISC) 支持。配置一个在系统器件，编程引擎利用来自于 1532 边界扫描描述语言 (BSDL) 的配置算法信息，来使用通过 IEEE 标准 1149.1 测试访问端口 (TAP) 传输的来自于 1532 数据文件的配置数据。J 驱动可执行源代码和编程示例也可在 Xilinx 网站的下载文件包中得到。J 驱动编程引擎可以用于以下 Xilinx 系列：CoolRunner-II CPLD、XC9500/XL/XV CPLD、Spartan-3 系列 FPGA、Virtex-II 系列 FPGA 以及更新系列的 FPGA。

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。

This application note describes solutions to receive large-swing signals by design. In one solution (and in the general case of severe positive and/or negative overshoot), parasitic leakage current between User I/O in differential pin pairs may occur, even though the User I/O pins are configured with single-ended I/O standards. This application note addresses the parasitic leakage current behavior.

PCI™ 本地总线规范对供電和复位作了大量要求。 为了要实现长期可靠性和广泛的协同工作能力，当用于 FPGA 设计时必须解决几个挑战。 本应用指南适用于采用 Spartan™-3 系列 FPGA 的兼容 PCI 应用，并涉及 Xilinx 的其它 FPGA 系列产品以及相关的 PCI 应用。

PCI 指标为实现 33 MHz 和 66 MHz 操作定义了两个 I/O 时序预算。 在嵌入式设计中，定制时序预算可以：• 通过使用较经济的器件来降低系统总成本 • 实现比指标允许值更高的数据传输速率 • 为总线添加更多负载，来适应附加器件和连接器 • 增加总线的物理长度，来满足新型总线拓扑。本应用指南介绍的信息适用于任何采用 Xilinx FPGA 器件的嵌入式 PCI 实现。

本应用指南面向需要 4 或 5 比特接收数据总线带宽，并且每条线（带有一个相当于比特率 1/7 的时钟）的运行速率最高可达 666 Mbps 的应用中的 Spartan®-3E/3A 器件。这种类型的接口通常用于平板显示器和汽车领域。

This Application Note describes a set of reference designs that can transmit and receive DVI or HDMI data streams up to 750 Mb/s using the native TMDS I/O featured by Spartan®-3A FPGAs.