Spartan-3E

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本应用指南介绍了在很多视频设计中，实现从 RGB 色彩空间到 YCbCr 色彩空间转换所需的电路。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南为用户提供适用于 Xilinx 器件的 SVF 和 XSVF 文件格式的总体理解。这是基于对 IEEE STD 1149.1 (JTAG) 有一定了解的假设之上。了解在嵌入式编程应用中利用串行矢量格式 (SVF) 和 Xilinx 串行矢量格式 (XSVF) 文件的信息，请参照 Xilinx 应用指南 XAPP058。

本应用指南描述了二维列序滤波器的实现。该参考设计包括了有效排序算法的 RTL VHDL 实现。

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

本应用指南描述了通过以太网端口进行远程 FPGA 重新配置的方法。

该应用指南描述了Spartan™-3E系列内的串行外设接口（SPI）配置模式。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

本应用指南为使用参数化 VHDL 参考设计实现二维滤波提供了 Xilinx FPGA 解决方案。

本应用指南描述了如何将 Spartan™-II 和 Virtex™ 系列内现有的双端口块存储器用作四端口存储器。这实际上涉及了如何折中数据存取时间（减半）和功能（加倍）。块存储器的总带宽每秒保持同样的比特数。

本应用指南就 Virtex™-5 和 Spartan™-3E FPGA 系列中使用的串行外设接口 (SPI) 配置模式进行了讨论。还针对使用 Xilinx 电缆的原型设计介绍了 ISE™ iMPACT 在系统编程解决方案。

XAPP482 描述了一种 MicroBlaze™ 系统，该系统把软件代码、用户数据、和配置数据存储在非易失性 Platform Flash PROM 内，简化了系统设计并降低了成本。它提供了执行过程中使用的便携式硬件设计，软件设计和附加脚本功能。

J 驱动编程引擎为 IEEE 标准 1532 可编程逻辑器件 (PLD) 提供了迅速、直接地在系统配置 (ISC) 支持。配置一个在系统器件，编程引擎利用来自于 1532 边界扫描描述语言 (BSDL) 的配置算法信息，来使用通过 IEEE 标准 1149.1 测试访问端口 (TAP) 传输的来自于 1532 数据文件的配置数据。J 驱动可执行源代码和编程示例也可在 Xilinx 网站的下载文件包中得到。J 驱动编程引擎可以用于以下 Xilinx 系列：CoolRunner-II CPLD、XC9500/XL/XV CPLD、Spartan-3 系列 FPGA、Virtex-II 系列 FPGA 以及更新系列的 FPGA。

在嵌入式系统中，设计人员可利用微处理器来配置 FPGA，进而减少元器件数量并提高灵活性。C 代码说明从串模式或 SelectMAP 模式的用法。CPLD 设计文件说明处理器和 FPGA 之间的同步接口。

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

This application note describes solutions to receive large-swing signals by design. In one solution (and in the general case of severe positive and/or negative overshoot), parasitic leakage current between User I/O in differential pin pairs may occur, even though the User I/O pins are configured with single-ended I/O standards. This application note addresses the parasitic leakage current behavior.

PCI™ 本地总线规范对供電和复位作了大量要求。 为了要实现长期可靠性和广泛的协同工作能力，当用于 FPGA 设计时必须解决几个挑战。 本应用指南适用于采用 Spartan™-3 系列 FPGA 的兼容 PCI 应用，并涉及 Xilinx 的其它 FPGA 系列产品以及相关的 PCI 应用。

PCI 指标为实现 33 MHz 和 66 MHz 操作定义了两个 I/O 时序预算。 在嵌入式设计中，定制时序预算可以：• 通过使用较经济的器件来降低系统总成本 • 实现比指标允许值更高的数据传输速率 • 为总线添加更多负载，来适应附加器件和连接器 • 增加总线的物理长度，来满足新型总线拓扑。本应用指南介绍的信息适用于任何采用 Xilinx FPGA 器件的嵌入式 PCI 实现。

关于本应用指南的最新版本，请参见用户指南 UG331，Spartan™-3 系列 FPGA 用户指南中的多路复用器章节。

本应用指南面向需要 4 或 5 比特接收数据总线带宽，并且每条线（带有一个相当于比特率 1/7 的时钟）的运行速率最高可达 666 Mbps 的应用中的 Spartan®-3E/3A 器件。这种类型的接口通常用于平板显示器和汽车领域。

Describes how Extended Spartan®-3A family and Spartan-3E FPGAs work in spread-spectrum applications.

本白皮书介绍了一种大家很少注意到的设计技巧。该技巧可以让您的 FPGA 设计尺寸和性能发生重大变化。FPGA 触发器上的控制信号具有优先权。如果您能学会编写符合优先权要求的代码，结果就很有利了。为了解释重点，本白皮书提供了一些简单的 VHDL 和 Verilog 实例。

本白皮书面向系统和板设计者，着重讲述了 Xilinx Platform Flash PROM 如何简化 FPGA 配置设计。

本技术文档提供了 MATLAB 语言子集的简要介绍，包括运算子以及面向 Xilinx FPGA 用于算法综合的 AccelDSP™ 综合工具支持的内置和工具箱功能。

Operating logic at a higher rate than the processing rate allows operations to be achieved sequentially. As with a processor, logic is timeshared over multiple clock cycles. Memory holds values not being used on a given clock cycle. The FPGA can be considered to be a three-dimensional volume to be filled. "Performance + Time = Memory" is a strange formula, but when understood, it can often result in significantly lower cost implementations with Xilinx devices.

This white paper considers a variety of ways in which multiplexers can be implemented within Xilinx FPGA devices, including some alternative techniques that can lead to more efficient and lower cost implementations.

Applying a global reset to your FPGA designs is not a very good idea and should be avoided. This is a controversial issue, so this white paper looks at the reasons why such a design policy should be considered.

FPGAs can be configured with test applications during the development and production test stage. This white paper explores efficient options to help in product development and accelerate testing on the production line.

Using Xilinx Spartan™-3E and Spartan-3A FPGAs, a National Semiconductor PHY, and a Xilinx video processing stack provides a very cost-effective and flexible approach to the challenges of multi-rate broadcast.

本白皮书介绍了 Spartan®-3 FPGA 如何能够将总系统成本降低 50%（相对于竞争 FPGA）。

本白皮书提供了实例，用于帮助您了解 SRL16E 的性能和使用方法，以便提升设计性能并将设计成本降低一个数量级。