功耗和热性能

The PCI™ Local Bus Specification defines a number of power and reset requirements. When considered in an FPGA implementation, these create several challenges that must be addressed for long term reliability and broad interoperability. This application note applies to compliant PCI applications using Spartan™-3 Generation FPGAs, and is relevant to other Xilinx FPGA families, as well as related PCI applications.

通常，施加到板上的电源电压比 CoolRunner™-II CPLD 所需的 1.8V VCCINT 的额定电压要高（或低）。 这些情况下，电源 IC 一般用于执行电源电压所需的 DC/DC 转换。 给这些器件，即稳压器，输入一个未经稳压的电压，然后，器件会输出一个独立于输入电压变化或输出电流波动的稳定电压。 稳压器有很多种不同的类型。 本应用指南对稳压器的每种类型都进行了说明，并给出了一些典型电路来重点说明现有的商用稳压器。

本应用指南介绍了 CoolRunner™ CPLD 的上电复位特性，这可能是对您是有用的，得看这些器件在哪里以及如何使用。

必须控制触地反弹以确保高性能 FPGA 器件的正常运行。 要特别注意在 PCB 布局过程中将板级感应系数最小化。 该技术文档描述了有助于确保设计满足接收来自于 FPGA 的信号的器件对输入负脉冲信号和逻辑低电压要求的几种计算。

本应用指南描述了在 5V/3.3V 混合式系统、仅 3.3V 系统以及 3.3/2.5V 混合式系统内正确配置 XC9500XL CPLD 的方法。

随着器件尺寸的增加和工作频率的上升，功耗和热量管理变得越来越关键。 Xilinx 推出的 XPower 工具使得用户能够执行下述任务：估计设计功耗。 将设置保存到 XML 文件中。 在 XPower 外使用文本编辑器编辑 XML 文件。 在 XPower 中打开 XML 文件及其编辑设置。

本白皮书提供了修改 FPGA 环境、特性和工具选项以便优化系统设计功耗，进而削减热和功率元件成本，提高整个系统的可靠性方面的设计技巧。

The PCI™ Local Bus Specification defines a number of power and reset requirements. When considered in an FPGA implementation, these create several challenges that must be addressed for long term reliability and broad interoperability. This application note applies to compliant PCI applications using Spartan™-3 Generation FPGAs, and is relevant to other Xilinx FPGA families, as well as related PCI applications.

At 40 and 45 nm process nodes, power has become the primary factor for FPGA selection. Spartan®-6 and Virtex®-6 FPGAs offer lower power, simpler power systems and PCB complexity, better reliability, and lower system cost. This white paper details how Xilinx designed for this new reality in Spartan-6 (45 nm) and Virtex-6 (40 nm) FPGA families, achieving dramatic power reductions over previous generation devices.