Virtex-4QV

This application note discusses self-hosting configuration management hardware setup for Xilinx® FPGAs for the purpose of detecting and correcting single-event upsets (SEUs) to the configuration memory array.

本应用指南描述了结合利用三重模块冗余 (TMR) 和用于在高辐射环境中清洗 Xilinx 专用 block RAM 的配置，来减轻 SEU 的技巧。 其中还包含演示这些减轻技巧的设计示例。

用于 Xilinx® FPGA PowerPC® 系统的 Single-Event Upset 减轻辐射设计流程

本应用指南讨论了各个方面的 single-event upset 并为每种环境推荐了适当的减轻辐射机制。

This data sheet provides the DC and switching characteristics for the radiation-tolerant Virtex®-4 QPro™-V FPGAs.

本指南提供了采用栅距为 1.00-mm 的陶瓷倒装片圆柱栅格阵列（CF）封装的 Virtex®-4 QPro™-V（QV）抗辐射 FPGA 的完整封装信息。Virtex-4 V 抗辐射 FPGA 仅采用陶瓷倒装片圆柱栅格阵列（CF）封装，特别适于提高热循环可靠性。