Virtex-E EM

设计数字系统时，经常需要将输入数据和时钟信号与内部系统时钟同步（比如，内部时钟和外部时钟的频率一样，但是由于背板、板或专用标准产品 (ASSP) 的延时可变，所以相位关系是未知的）。本应用指南中介绍的电路，针对 Virtex™-E, -7 器件中的单迹和最高达 160 MHz 的数据总线解决了此问题。在 DLL 既可提供新时钟，也可提供另一转换 90 度的新时钟的模式里，速度受限于数据锁定环 (DLL) 所能接受的最大频率。

本应用指南描述了通过以太网端口进行远程 FPGA 重新配置的方法。

本应用指南介绍了通过多通道串-并转换器将多个同步串行数据流转换为并行数据。

本应用指南描述了如何将 Spartan™-II 和 Virtex™ 系列内现有的双端口块存储器用作四端口存储器。这实际上涉及了如何折中数据存取时间（减半）和功能（加倍）。块存储器的总带宽每秒保持同样的比特数。

MicroBlaze™ 可利用其专用的 FSL 总线接口，将定制的 IP 核集成到基于 MicroBlaze 软处理器的系统中。本技术文档介绍了将定制的 IP 核加入基于 SCP 的设计中的几种合理的方法。

CAM（内容可寻址存储器）可以提高数据搜索速度。不同基于 CAM 的应用中，对数据组织和读/写性能的要求是不同的。本应用指南中介绍的创新设计适合具有高速匹配和写要求的小型嵌入式 CAM。本参考设计是利用 Virtex™ FPGA 真正的双端口块 SelectRAM™+ 的特性所构建。应用指南 XAPP201“Virtex 器件中的多个 CAM 设计概述”讨论了现有可实现 CAM 的不同解决方案，也介绍了在本应用指南中具体描述的解决方案。

影响封装热变形的重要变量之一就是回流焊工艺。本应用指南讨论了回流焊工艺的详情，并就压型提供了能够成功实现 BGA 元件回流焊的指导。

本应用指南介绍了使用 Virtex-II Pro™ 的内部配置访问端口 (ICAP) 对 RocketIO™ 收发器属性进行在电路部分重配置。该解决方案使用带有 IBM PowerPC™ 405 (PPC405) 处理器的 Virtex-II Pro 器件，对 RocketIO 千兆位级收发器 (MGT) 的预加重和不同的摆幅控制属性进行部分重配置。修改这些属性可优化系统在现场安装前/后的 MGT 信号传输。该解决方案也是特性化、校准和系统测试的理想之选。

Virtex™-E 扩展存储器 (Virtex™-EM) FPGA 器件在单个高性能器件中提供了超过 1000 Kb 的 block RAM 和高达 300 Kb 的分布式 RAM。它是高带宽视频应用的理想器件，复杂的数字滤波逻辑可在几条片上像素数据线路上工作。Virtex-EM 器件的可重配置特性为设计者提供了一个灵活的平台，可用于在整个设计和试制周期内以及现场使用该器件时，优化数字信号处理器 (DSP) 的参数和算法。该可重编程性可以在诸如 MPEG 压缩的应用中实现专利算法的定期优化。

本应用指南介绍了如何在高性能多点应用中使用 Virtex™-E 总线低压差分信号 (BLVDS) 技术。BLVDS 将标准 LVDS 的优势扩展到支持双向背板的多点配置中。Spice 仿真结果表明本应用指南中介绍的多点配置的工作频率最高可达 200 MHz。

黄金码生成器被广泛用于码分多址 (CDMA) 系统中，以生成具有较好相关性的代码序列。本应用指南介绍了在 Virtex™、Virtex™-E、Virtex™-EM、Virtex™-II 和 Spartan™-II 器件中实现黄金码生成器的方法。黄金码生成器在 Virtex/Virtex-II 系列和采用 SRL16 宏的 Spartan-II 系列中使用了高效的线性反馈移位寄存器 (LFSR)。

伴随快速扩张的网络行业产生的需求，相应地需要内容可寻址存储器 (CAM) 器件具有越来越快的搜索能力。每年都有新的 CAM 器件涌现到市场上。这些器件具有出色的性能和众多的选项，但它们都需要有一个接口。Virtex™ 器件具有同高速 CAM 接口所需的全部必要性能。本技术文档针对 Lara 网络搜索引擎（一种 CAM 器件）介绍了 Virtex CAM 控制器。

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

ISP 电路对快速原型开发而言很有用。 但是，即使是功能最强大的电路也需要稍作考虑，方可提供在系统编程的最佳结果。 本应用指南针对从您的 ISP 设计获得最佳性能所需要考虑的事项给出了简短列表。

Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。

验证是任何 FPGA 设计项目不可缺少的部分。很多旧的验证模式不再适合新的百万门电路 FPGA，验证如果能对产品的面市时间起到积极的影响，就必需有更多现代的验证方法。本文档在真实验证案例的研究中，详细讨论了设计并实现好的验证方案的多种方法。

本白皮书介绍了一种大家很少注意到的设计技巧。该技巧可以让您的 FPGA 设计尺寸和性能发生重大变化。FPGA 触发器上的控制信号具有优先权。如果您能学会编写符合优先权要求的代码，结果就很有利了。为了解释重点，本白皮书提供了一些简单的 VHDL 和 Verilog 实例。

表面安装技术 (SMT) 封装包括引脚系列封装（四方扁平封装 (QFP) 和塑料引脚芯片载体 (PLCC)）和球形栅格阵列 (BGA) 封装。发生下列情况之一都需要进行 SMT 返工：诸如跟短路、开路、错误定位和焊球缺陷等缺陷有关的组装；关于缺陷/故障分析的器件/封装；和工程变动或系统升级。

本白皮书就接口 Xilinx FPGA 和现成 ARM 处理器进行了讨论。其中涉及一些现有的 ARM 专用标准产品 (ASSP)，并描述了现在可供工程师评估使用的一些 Xilinx 和 ARM 开发系统。还介绍了可提升设计性能的技术和特性，来帮助获得最大的吞吐量。