白皮书

Obsolescence is a concern of most design engineers and none more so than with automotive telematics equipment designers. Even though automotive electronics equipment design and development time scales have shrunk recently from 5 to 2 years, the products themselves will still need to be produced for many years and be active in the field or even longer.

在 FPGA 上实现将算法转换成定点模型时，AccelDSP 综合工具在自动化、加速性能、可视化方面提供了很大的便利。

本白皮书针对某些 Virtex-II 器件描述了三重 DES 加密。 了解更多信息，请查看本白皮书。

无线家庭网络是电话线和电源线布线系统的热门替代产品。 无线家庭网络在无电线本身实际约束的情况下提供了电线网络的全部功能。 它们一般以家里的 IR 或无线电传输为中心。 无线电传输由两项不同的技术组成 - 窄带和扩频无线电。 大多数无线家庭网络产品都基于扩频技术。 迄今为止，由于添加新线成本高、不实用，所以限制了家庭网络技术的大范围使用。 而且，有线技术还不能允许用户跟随便携式器件一起漫游。 另外，多个不兼容的通信标准也限制了家庭对无线网络的采用。

本白皮书确定了首要的设计安全威胁，研究了基本的安全级别，并介绍了 Xilinx 的新型低成本 Spartan™-3A、Spartan-3AN 和 Spartan-3A DSP FPGA 是如何保护您的产品和利益。

当将代码从原来的设计移植到 Virtex™-5 平台 FPGA 中时，需要解决某些考虑因素。本白皮书确定并详细介绍了适当的移植指南。

本白皮书解释了 Reed-Solomon 纠错理论，讨论了如何使用 Xilinx Spartan™-II 系列 FPGA 实现各种实用的 Reed-Solomon 编码/解码解决方案。

当对各自器件中最有成本效益的速度级别进行比较时，Spartan-3设计性能比Cyclone II稍快。

描述了负偏置温度不稳定性(NBTI)，是一个在所有深亚微米设计中普遍存在的不必要的晶体管行为。

借助 MATLAB® 能最有效地精确模拟定制的 DSP 算法，同时使用 Simulink 能最有效地按周期精确模拟完整的系统。 两种模拟的结合为在 FPGA 中设计 DSP 系统提供了有效方法。

Virtex-II Pro FPGA 提供数字时钟管理电路，以处理器件、板以及系统级的所有时钟管理需求，从而简化设计，降低成本。

现代 CMOS 工艺及其较小的尺寸引起了一些不良的副作用。 这里回顾了采用 ASSP、ASIC 或 FPGA 器件对实现系统设计的影响，并对 Xilinx 为减少潜在问题所做的工作进行了介绍。

本白皮书介绍了与使用传统的单电阻方法选择散热器有关的潜在不准确性问题，并推荐了一种基于器件数据手册中 θ-jc 和 θ-jb 的更准确的双电阻 (2-R) 方法。

表面安装技术 (SMT) 封装包括引脚系列封装（四方扁平封装 (QFP) 和塑料引脚芯片载体 (PLCC)）和球形栅格阵列 (BGA) 封装。发生下列情况之一都需要进行 SMT 返工：诸如跟短路、开路、错误定位和焊球缺陷等缺陷有关的组装；关于缺陷/故障分析的器件/封装；和工程变动或系统升级。

本白皮书全面介绍了各种主流数字电视标准，并简要介绍了 Xilinx 提供的针对电缆、卫星、地面和移动系统的相关前向纠错解决方案。

Spartan™-II FPGA可利用IP核编程，支持家庭网络产品。Xilinx开发了IP核并同第三方IP供应商达成了伙伴关系，为客户提供了一套完整的内核，;以降低用户产品的上市时间。可重编程性降低了用户产品的上市时间，保证了灵活性，Xilinx的Online™编程技术能在保证产品上市时间的同时，及时加入新的技术。

本白皮书展现了使用 Virtex™-4 FPGA 可以达到的性能水平。

本白皮书介绍了用于计算 TTL 逻辑与 Xilinx CPLD 匹配程度的方法。

本白皮书确定了首要的设计安全威胁，研究了高级安全选项，并介绍了 Xilinx 的新型低成本 Spartan™-3A、Spartan-3AN 和 Spartan-3A DSP FPGA 是如何保护您的产品与利益。

描述了 PCB 设计考虑因素如何在从 FPGA 获得预期性能中发挥重要作用。 集中讨论了早期的分析和仿真方法，以便进行指导性实现。 如果分析设计变量并将结果用于实现，则很有可能在第一遍就能满足技术要求，从而实现将开发努力程度、成本和时间降至最低的最终目标。

HSTL 是一个独立于技术、针对数字集成电路的接口标准。 它是一个 JEDEC 标准，适用于电压可扩展和独立于技术的 I/O 结构。 该标准所要求的 I/O 结构是使用输出电源输入 (VCCO) 的差分放大器输入（把一个内部输入连接到用户提供的输入参考电压，即用于单端输入的 VREF）和输出，这与那些自行工作的器件不同。

在嵌入式系统中，原始处理器的 MIPS 速度与外围部件的速度间，正出现越来越多的带宽不匹配情况。 系统性能并不仅取决于处理器的性能。 在具有更高 MIPS 性能指标的处理器不断改善系统性能的同时，性能滞后的外围部件却阻碍了系统性能的提高。 本白皮书就该问题对一些因素进行了分析。

本技术文档描述了使用 CoolRunner XPLA3 时序模型的方法。

可变输入查找表 (LUT) 结构是 1998 年首次推出的 Xilinx Virtex 结构的基本组成部分。 利用 8 个可变输入，这种独特的架构可灵活地实现任何功能以及更复杂的功能。 除了针对 4-、5-、6-、7- 和 8- 输入 LUT 功能进行了优化，该结构还旨在利用多达 79 个输入来支持 32:1 多路复用器和的布尔函数。 Virtex 结构使得用户能够以最小的逻辑电平来实现这些功能。 通过降低逻辑电平，用户能够实现出色的设计性能。 Virtex 的性能与其它可编程逻辑结构相比平均高出 38%，这种差距证实了其性能的领导地位。

本白皮书就接口 Xilinx FPGA 和现成 ARM 处理器进行了讨论。其中涉及一些现有的 ARM 专用标准产品 (ASSP)，并描述了现在可供工程师评估使用的一些 Xilinx 和 ARM 开发系统。还介绍了可提升设计性能的技术和特性，来帮助获得最大的吞吐量。

本白皮书解释了 Reed-Solomon 纠错理论，讨论了如何使用 Xilinx Spartan™-II 系列 FPGA 实现各种实用的 Reed-Solomon 编码/解码解决方案。

本技术文档提供了 MATLAB 语言子集的简要介绍，包括运算子以及面向 Xilinx FPGA 用于算法综合的 AccelDSP™ 综合工具支持的内置和工具箱功能。

基本的时序约束就是 PERIOD 约束。本白皮书就 PERIOD 约束的大体目的和 PERIOD 约束所涉及的特定通路进行了讨论。此外还包括时序报告示例和 PERIOD 约束的一般应用。

随着器件尺寸的增加和工作频率的上升，功耗和热量管理变得越来越关键。 Xilinx 推出的 XPower 工具使得用户能够执行下述任务：估计设计功耗。 将设置保存到 XML 文件中。 在 XPower 外使用文本编辑器编辑 XML 文件。 在 XPower 中打开 XML 文件及其编辑设置。

本白皮书首先描述并定位各类新兴车载标准及其优势和劣势。 然后探讨了设计者的难题：如何构建灵活可扩展的系统结构，使得远程信息处理平台的上市时间与主机的时间匹配，同时还能进行内部或与其它外部系统的通信。 接着讨论了实现技术，以及如何实现能够满足当今和未来协议要求的、可重配置、可升级远程信息处理平台。

IBM 和 Xilinx 最近宣布达成许可协议，以便开发用于下一代 IBM "Cu-08" ASIC 产品中的可编程逻辑核 - 这是正在进行的系统级集成探索的一个关键环节。 此次合作为设计者提供高性能 ASIC 技术和先进的可编程逻辑，为新应用与实现集成和灵活性的最终应用打开方便之门。 这一发展扩展了这两大领先技术公司之间日益紧密的联系。 Dataquest 的调查报告显示，这两家公司在产品市场上均排名第一，IBM 连续 3 年居 ASIC 供应商之首，而 Xilinx 也一样稳居 FPGA 供应商的榜首。

在当今模块化网络和电信设计领域中，与很多不同的、不断变化的接口（板内和板间）保持同步越来越困难了。 每个制造商对于连接的器件都有其自己的设计方法。 为了满足用户的需要，我们必须要支持所有的接口要求。 对于我们而言，为了能够为众多用户提供产品，我们必须采用模块化的设计方法。 该模块性是推动我们从模块化接口向另一接口转换这一主要问题的重点。

本技术文档介绍了不同类型的智能卡及其应用，并讨论了现有各种智能卡读卡器以及其功能。这里描述了组成标准智能卡读卡器的元件和如何利用 CoolRunner 器件来执行这些任务及其应用领域。

Operating logic at a higher rate than the processing rate allows operations to be achieved sequentially. As with a processor, logic is timeshared over multiple clock cycles. Memory holds values not being used on a given clock cycle. The FPGA can be considered to be a three-dimensional volume to be filled. "Performance + Time = Memory" is a strange formula, but when understood, it can often result in significantly lower cost implementations with Xilinx devices.

This white paper considers a variety of ways in which multiplexers can be implemented within Xilinx FPGA devices, including some alternative techniques that can lead to more efficient and lower cost implementations.

本白皮书提供了修改 FPGA 环境、特性和工具选项以便优化系统设计功耗，进而削减热和功率元件成本，提高整个系统的可靠性方面的设计技巧。

Applying a global reset to your FPGA designs is not a very good idea and should be avoided. This is a controversial issue, so this white paper looks at the reasons why such a design policy should be considered.

FPGAs can be configured with test applications during the development and production test stage. This white paper explores efficient options to help in product development and accelerate testing on the production line.

This White Paper discusses applications for CoolRunner™-II CPLDs in POS and HPOS terminals.

This TechXclusive article gives an overview of voice data convergence technologies, the benefits to the users and some of the significant challenges facing the designers of these systems.

The Xilinx Implementation Tools offer designers the flexibility and control over their design to enable quick time to market and increased clock speed. One feature of the software is Relationally Placed Macros (RPMs).

This is a new and improved version of this article that first appeared two years ago. This updated flow includes new techniques, and updates to software flow and tools based on the latest ISE™ software and FPGA architectures.

新型 Virtex™-5 架构基于具有双 LUT 功能的真正六输入 LUT，与同类架构相比，在资源占用率方面具有显著优势。本白皮书详述这些优势。

Using Xilinx Spartan™-3E and Spartan-3A FPGAs, a National Semiconductor PHY, and a Xilinx video processing stack provides a very cost-effective and flexible approach to the challenges of multi-rate broadcast.

This white paper covers the different kinds of IIR filters and structures, and, with the use of The MathWorks® tools, shows how these structures can be mapped to the Xilinx® FPGA architecture.

Using SystemGenerator, users can functionally simulate a design and use the MATLAB® environment to verify the bit/cycle-tru model against the golden reference results, produced either externally or inside the MATLAB environemnt.

This white paper describes design techniques that improve signal integrity in Xilinx FPGAs.

本技术文档能够在无需板级 IBIS 或 SPICE 仿真的情况下，帮助设计者获得更精确的 I/O 时序数据。 直到最近，Xilinx 才把输出列入集总容性负载中。 然而，由于上升和下降时间迫使将板互联被视为传输线路，所以集总容性负载就不再合适了（了解更多详情，请参见 TechXclusives 技术文档）。

This White Paper shows how the low power CoolRunner™-II CPLD can be used to incorporate new functionality into a portable educational toy quickly, cost effectively, and with very little additional power consumption.

本白皮书介绍了 Spartan®-3 FPGA 如何能够将总系统成本降低 50%（相对于竞争 FPGA）。

本白皮书介绍了扩展专用乘法器的自然位宽功能以便充分利用整个 FPGA 资源的方法。

本白皮书提供了实例，用于帮助您了解 SRL16E 的性能和使用方法，以便提升设计性能并将设计成本降低一个数量级。

This White Paper examines ways to add custom hardware to a processor to achieve hardware acceleration without sacrificing performance of the processor or the bus to which it is attached.

This white paper examines the industry's urgent need for higher rate interfaces (particularly 100 GbE), the important risks and concerns that a system architect has when adding 100 GbE to a platform, and several implementation options that show how FPGAs are uniquely positioned to handle these challenges.

This white paper describes the steps necessary to analyze your design's power requirements using the Xilinx® Power Estimator.

This white paper describes the CoolRunner™ XPLA3 CPLD architecture.

This white paper provides a high-level overview of RTCA DO-254 and EUROCAE ED-80 and discusses how Xilinx can assist designers of avionics systems to achieve certification.

This white paper updates the results from the 2005 Xilinx Rosetta experiments published in IEEE Transactions on Device and Materials Reliability, clarifies some open issues, and presents additional results for 90 nm and 65 nm technology nodes.

At 40 and 45 nm process nodes, power has become the primary factor for FPGA selection. Spartan®-6 and Virtex®-6 FPGAs offer lower power, simpler power systems and PCB complexity, better reliability, and lower system cost. This white paper details how Xilinx designed for this new reality in Spartan-6 (45 nm) and Virtex-6 (40 nm) FPGA families, achieving dramatic power reductions over previous generation devices.