XC9500XL

本应用指南讨论了针对 Xilinx 复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系列的配置和编程选项，并说明了一些用于每个系列的最普遍的配置方法。本技术文档包括针对 Virtex Spartan、XPLA3、XC9500、XC17S00 和 XC18V00 系列的配置快速入门指南。

本应用指南描述了在 5V/3.3V 混合式系统、仅 3.3V 系统以及 3.3/2.5V 混合式系统内正确配置 XC9500XL CPLD 的方法。

本应用指南说明了 XC9500 边界扫描接口，并演示了用于编程和测试 XC9500 CPLD 的软件。 附录总结了 JTAG 编程器的操作，并检测了用于在系统编程的 XC9500 CPLD 所支持的其它操作。

本应用指南介绍了如何使用标准串行矢量格式 (SVF) 激励文件对 XC9500™ 器件进行在系统编程。

本应用指南介绍了如何输入 CPLD 的时序约束，以及如何验证已经满足了您的时序约束条件。

The Xilinx high-performance CPLD, FPGA, and configuration PROM families provide in-system programmability, reliable pin locking, and JTAG boundary-scan test capability. This powerful combination of features allows designers to make significant changes and still keep the original device pin-outs, which eliminates the need to re-tool PC boards.

This application note documents using a Xilinx® CPLD as a motor controller.

本白皮书介绍了用于计算 TTL 逻辑与 Xilinx CPLD 匹配程度的方法。

本白皮书是关于使用 Xilinx CPLD 代替 7400 分立器件的优势和成本节省方面的内容。