高级 VHDL

课程介绍

通过学习高级技术来提高您的 VHDL 熟练程度，助您写出更稳定、可重复使用的代码。这个全面的课程面向那些具有一定 VHDL 经验的设计者。课程的重点是建模、测试平台、RTL/综合设计，以及针对创建参数化可重复使用的设计技术。大部分课程时间将主要集中于动手实验上，而不是讲课上。

适应水平

高级

培训时间

2 天

课程对象

具有入门到中级 VHDL 知识的 VHDL 用户

必备条件

• 完成了 VHDL 简介课程的学习或具有同等建模、仿真和 RTL 编码知识
• 除了参加过入门课程外，至少有6个月的编码经验

软件工具

• Xilinx ISE™ 8.1i
• Mentor Graphics ModelSim PE 6.0c

获得的技能

完成这次培训后，您就能够：

• 编写高效且可重复使用的 RTL、测试平台和包集合
• 创建自检测试平台
• 创建实际模型
• 采用 VHDL 语言的文本 IO 能力
• 动态的存储数据
• 创建参数化设计

课程概要

第 1 天

• 课程介绍
• 建模和仿真I：子程序和设计属性
• 建模和仿真II：存取类型和块
• 实验 1：建模
• 测试平台激励
• 实验 2：模型测试平台
• 利用文本 IO
• 实验 3：文本 IO 测试平台

第 2 天

• RTL 设计和 Xilinx
• 设计重用和参数化设计
• 实验 4：RTL 和可扩展设计
• 有限状态机
• 实验 5：FSM 和可扩展设计
• Xilinx 独有的仿真问题
• 实验 6：Xilinx 和可扩展设计
• 课程回顾

实验介绍

• 实验 1 - 建模：利用属性、子程序、生成语句和存储数据类型编写硬件模型。
• 实验 2 - 模型测试平台：编写自检测试平台和进行模型仿真。
• 实验 3 - 文本 IO 测试平台：利用自检测试平台中的 VHDL 文本 IO 操作。
• 实验 4 - RTL 和可扩展设计：利用同步设计技术编写可重用、可扩展设计模块。
• 实验 5 - FSM 和可扩展设计：利用高性能 FSM 的 FSM 技术编写有限状态机（FSM）。
• 实验 6 - Xilinx 和可扩展设计：优化 Xilinx 实现的设计，仿真和实现优化的设计。