利用 ChipScope Pro 工具实现的调试技术
课程说明
随着 FPGA 设计变得越来越复杂，设计者也在不断探索缩短设计和调试时间的方法。功能强大而又简便易用的 ChipScope™ Pro 工具解决方案有助于将调试和验证所需的时间缩至最短。
此次为期2天的课程不仅向您介绍了内核和工具，阐述了如何有效地利用触发器，而且还向您介绍了调试逻辑和高速设计以便缩短整个设计开发时间的方法。此次培训提供动手实验，它将向您展示 ChipScope Pro 工具如何解决高级验证和调试挑战。
适应水平
FPGA 2
培训时间
2天
课程对象
希望将验证与调试时间缩至最短的系统和逻辑设计者
必备条件
- 基本语言知识
- 完成了利用 VHDL 进行设计课程的学习或具有 VHDL 方面的同等知识
- 完成了利用 Verilog 进行设计课程的学习或具有 Verilog 方面的同等知识
- 第1天：基本 FPGA 技巧
- 第1天：中级 FPGA 技巧
- 最好了解 ChipScope Pro 软件 REL
软件工具
- Xilinx ISE® Design Suite: Logic 或 System Edition 11.3
- ChipScope Pro 11.3 软件
获得的技能
完成此次全面的培训后，您将拥有完成下列操作所需的技能：
- 辨别各个 ChipScope Pro 工具内核并解释其用途
- 有效利用 ChipScope Pro 分析工具
- 利用 CORE Generator™、内核插入器和 PlanAhead™ 工具流程实现 ChipScope Pro 工具
- 在您的设计中选择几个有效测试点
- 使用 ChipScope Pro 工具内核时，优化设计和内核性能
- 利用各种技巧来收集数据、实现文件存储器、编写脚本和构建定制触发器
课程概要
第1天
- ChipScope Pro 工具的工作原理
- 插入内核 - 插入器流程：内核插入器和 PlanAhead 软件
- 实验 1a 和 1b：利用项目浏览器（Project Navigator）内的插入器工具和利用 PlanAhead 软件内的插入器工具
- 内核例示 - CORE Generator 工具流程
- 实验2：利用项目浏览器（Project Navigator）内的 CORE Generator 工具
- 触发和存储
- 数据可视化 - ChipScope Pro 分析器工具
- 实验3：分析器工具内的触发和可视化
第2天
- 要点和技巧
- 实验4：要点和技巧
- 时序时间
- 视频演示 - 用于隔离的区域组
- 案例研究
- 实验5：ChipScope Pro 工具的 FPGA Editor 支持
- 编写脚本（可选）*
- 实验6：VIO Tcl 脚本（可选）*
- 远程访问（可选）*
- 实验7：远程访问（可选）*
* 请跟您的授权培训机构核实一下，以便确定该内容是否包含在为您量身定制的课程内。
实验说明
- 实验 1a 和 1b：利用项目浏览器（Project Navigator）内的插入器工具（实验 1a）和利用 PlanAhead 软件内的插入器工具（实验 1b）- 将 ICON 和 ILA 内核插入现有的网表，并解决常见问题。
- 实验2：利用项目浏览器（Project Navigator）内的 CORE Generator 工具 - 利用提供的设计创建和例示 VIO 内核，并利用 ChipScope Pro 分析器工具观察其行为。
- 实验3：分析器工具内的触发和可视化 - 利用 ChipScope Pro 分析器工具配置触发器和查看采集的数据。
- 实验4：要点和技巧 - 在多个采样窗口内进行计时；在多个时域内进行采样；实现复杂的定制（非传统）触发器。
- 实验5：ChipScope Pro 工具的 FPGA Editor 支持 - 无需重新实现设计即可修改 ILA 采样的信号。
- 实验6：VIO Tcl 脚本 - 配置自动分析。
- 实验7：远程访问 - 利用 ChipScope Pro 分析器工具来配置 FPGA，设置触发和远程查看采样数据。
客户评价
- 我极力推荐那些希望加深对 ChipScope 的了解的人参加本课程的学习
