Xilinx FPGA 的 DSP 实现技巧

课程说明

该课程向您展示了如何利用包括 Virtex®-4 FPGA 在内的 Xilinx FPGA 构架中所提供的特性以及如何有效地实现 DSP 算法。该技术也说明了哪些系统级决定对实现过程和产品成本的影响最大。

适应水平

高级

培训时间

3天

课程对象

对开发具有数字信号处理功能的产品感兴趣的工程师和设计师

必备条件

• 数字信号处理理论的基本知识，包括下列原理：
  • 采样率
  • 有限脉冲响应（FIR）和无限脉冲响应（IIR）滤波器
  • 振荡器和混合器
  • 快速傅立叶变换（FFT）算法

软件工具

• N/A

获得的技能

完成这次培训后，您将能够：

• 介绍如何利用 Xilinx FPGA 技术来有效地实现 DSP 算法
• 鉴别 Xilinx FPGA 各个系列的性能和特点，以便实现高效的 DSP 算法
• 确定精确估计芯片面积消耗及成本的方法
• 评估哪些算法最适合 FPGA 设计，确定哪些算法是不太需要的
• 评估系统级决定如何影响硬件实现以及硬件实现如何优化系统级结果

课程概要

第1天

• 在相同波长
  • DSP 设计中使用的基本术语和缩略语
  • DSP 应用领域使用的采样率和位宽
  • DSP 构建模块和处理需求
• 关于编号的位
  • 编号格式、范围和精度
  • 采用不同格式的数学运算
• 调整接收器
  • Xilinx 器件的结构和资源
  • 估计 DSP 构建模块的尺寸

第2天

• 调整接收器（续）
  • 实现乘法函数
  • 位宽对系统级决定的影响
• 存储器由此制成
  • 模块与分布式存储器
  • SRL16E 和延迟功能
  • 存储器纵横比及其操作
• 选择性滤波器
  • FIR 滤波器规范和实现
  • 针对给定标准选择技术
  • 半带和插值滤波器效应

第3天

• 一个滤波器不能构成一个系统
  • 考虑具有多条通道的选项
  • 插值和抽取
  • 比率变化及其对 FIR 滤波器选择的影响
  • 发挥器件架构能力的滤波算法
  • 连接功能的重要性与隔离功能比较
• 不要堵塞数据通路
  • 数控振荡器和混合器
  • FFT 实现策略
  • 满足 FFT 的带宽需求
  • 将 FPGA 用作高效协处理器

课程练习

• MAC 速率和存储器要求
• 构建 128-抽头 FIR 滤波器
• 分数格式
• 二进制补码算法
• 用加法树来累加
• 用加法链来累加
• 全加器：有多少 Slice？
• 累加结构尺寸
• 串行累加结构
• 8位 x 12位乘法器
• KCM 乘法器
• 用于 FIFO 的分布式 RAM
• 延迟结构的尺寸评估
• 将 SRL16E 用作 FIFO
• 创建更大的 RAM 结构
• 选择一种 MAC FIR 技术
• 并行 FIR 滤波器尺寸
• 对称、插值和相位
• 抽取滤波器
• "fs/4" 混合和抽取
• 设计数控振荡器（NCO）
• FFT：基准和转换时间
• 集电时间 = 处理时间
• 128-点 FFT（1.28 µS）

客户评价 

• 该培训课程很有帮助。这正是我们需要的水平。谢谢！
  
  
  
• 指导老师利用他的设计经验将原理解释得很清楚。丰富的设计经验是教好这类课程的关键。
  
  
  
• 指导老师很好。