利用千兆位级串行 I/O 进行设计

课程说明

了解如何将 RocketIO™ GTP 和 GTX 串行收发器应用到您的 Spartan®-6 LXT FPGA 或 Virtex®-6 LXT 或 SXT FPGA 设计中。了解并利用 RocketIO 收发器模块的特性，如 8B/10B 和 64B/66B 编码、通道绑定、时钟校正和逗点探测。其它专题包括 Architecture Wizard 的用法、综合和实现的考虑因素、与收发器有关的板设计，以及测试与调试。本课程采用演讲和动手实验相结合的方式教授。

适应水平

连接功能3

培训时间

3天

课程对象

FPGA 设计者和逻辑设计者

必备条件

• 拥有 Verilog 或 VHDL 经验，或完成了利用 Verilog 进行设计或利用 VHDL 进行设计课程的学习
• 熟悉逻辑设计（状态机和同步设计）
• FPGA 架构和 Xilinx 实现工具方面的基础知识会很有帮助
• 熟悉串行 I/O 的基础知识和高速串行 I/O 标准也很有帮助

软件工具

• Xilinx ISE® Design Suite: System Edition 11.3
• ChipScope™ Pro 软件 11.3
• Mentor Graphics ModelSim 仿真器

获得的技能

完成此次全面的培训后，您将拥有完成下列操作所需的技能：

• 介绍并利用 Spartan-6 和 Virtex-6 FPGA 内 RocketIO 千兆位级收发器的端口和特性
• 有效利用 GTP/GTX 的下列特性：
  • 8B/10B 和其它编码/解码、逗点检测、时钟校正和通道绑定
  • 预加重和线性均衡
• 利用 GTP/GTX 收发器向导将 GTP/GTX 基元示例到设计中
• 获取适当的参考资料来解决板设计问题，包括电源、参考时钟和迹线设计

课程概要

第1天

• 课程安排和简介
• Spartan-6 和 Virtex-6 系列简介
• 收发器简介
• 收发器时钟控制和复位
• 8B/10B 编码器和解码器
• 实验1：8b/10b 运行不一致与旁路
• 逗点和解串器对齐
• 实验2：逗点和数据对齐

第2天

• RX 弹性缓冲器和时钟校正
• 实验3：时钟校正
• 通道绑定
• 实验4：通道绑定
• GTP 向导简介
• 实验5：GTP 内核发生
• 收发器实现和仿真
• 实验6：实现和仿真
• 物理媒体副件（Physical Media Attachment）

第3天

• Virtex-6 FPGA 64B/66B 编码和变速箱
• 实验7：GTX 64B/66B 编码
• 收发器板设计
• RocketIO 收发器测试与调试
• 实验8：系统实验
• RocketIO 收发器应用实例

实验说明

• 实验1：8B/10B 运行不一致与旁路 - 利用 8B/10B 编码器和解码器，并观察运行不一致。了解如何旁路 8B/10B 编码器和解码器。
• 实验2：逗点和数据对齐 - 利用可编程逗点检测来对齐串行数据流。
• 实验3：时钟校正 - 利用时钟校正相关的特性和端口来补偿 TX 和 RX 时钟上的频率差。
• 实验4：通道绑定 - 修改设计，以便利用两个绑定到一起的收发器来形成一条虚拟的通道。
• 实验5：GTP 内核发生 - 利用 GTP 向导创建例示模板。
• 实验6：实现和仿真 - 将收发器元件例示到设计中，综合并实现设计。
• 实验7：GTX 64B/66B 编码 - 利用 CORE Generator™ 工具生成 64B/66B GTX 内核，进行设计仿真和结果分析。
• 实验8：系统实验 - 完成所有设计步骤：设计规划，生成内核，将内核集成到设计中，设计仿真、实现和调试，利用评估板优化链路参数。

客户评价 

• 总的来说，这是一次很好的经历，并且学到了很好的入门知识。
  
  
  
• 这是我参加过的最好的课程，这很大程度上是因为指导老师的才干和很好的课堂笔记。
  
  
  
• 很好的指导老师！他为我们提供了很大帮助，并且让我们深刻地理解了材料内容。