利用千兆位级串行 I/O 进行设计
课程信息
课程介绍
学习如何在您的 Virtex™-5 LXT FPGA 设计中使用 RocketIO™ GTP 串行收发器。理解并利用 RocketIO 收发器模块的功能，如 CRC、8B/10B 编码、通道绑定、时钟校正以及逗点探测。其它重要主题包括 Architecture Wizard 的使用以及综合与实现的考虑事项。课程包括讲演内容，还包括实际动手实验。
适应水平
中级
培训时间
2 天
课程对象
FPGA 设计者和逻辑设计者
必备条件
- 拥有 Verilog 或 VHDL 经验，或完成了 Verilog 简介或 VHDL 简介课程
- 综合和仿真经验
- 拥有 FPGA 设计经验或完成了 FPGA 设计基础课程
- 了解高速串行 I/O 协议和标准（SONET、千兆位以太网、Infiniband）将更为有利
软件工具
- Xilinx ISE™ 9.1i
- Mentor Graphics ModelSim PE 6.2
获得的技能
完成这次全面的培训后，您将拥有完成下列操作所需的技能：
- 描述并利用 Virtex™-5 LXT FPGA 内 RocketIO™ 千兆位级收发器（GTP）的端口和特性
- 有效利用 GTP 的下列特性
- Comma 检测、CRC、时钟校正和通道绑定
- 8B/10B 编码/解码、可编程终端和预加重
- 利用 GTP 向导来例示设计中的 GTP 基元
- 获取板设计问题方面适当的参考资料
- 电源、振荡器和跟踪设计
课程概要
第 1 天
- 简介
- 时钟和复位
- 8B/10B 编码器和解码器详情
- 实验 1：8b/10b 运行不一致与旁路
- Comma 和数据对齐详情
- 实验 2：Comma 和数据对齐
- 循环冗余检测介绍
- 实验阶段3：循环冗余检测
第 2 天
- 时钟校正介绍
- 实验阶段4：时钟校正
- 通道绑定介绍
- 实验阶段5：通道绑定
- GTP 向导简介
- 实现 RocketIO 收发器设计
- 实验 6：综合和实现
- 物理媒体附属简介
实验介绍
- 实验 1：8B/10B 运行不一致与旁路 - 利用 8B/10B 编码器和解码器，并观察运行不一致。了解如何旁路 8B/10B 编码器和解码器。
- 实验 2：Comma 和数据对齐 - 利用可编程 Comma 检测来对齐串行数据流。
- 实验 3：CRC - 利用 CRC 向导配置 CRC 模块。
- 实验 4：时钟校正 - 利用时钟校正逻辑来补偿链路上 TX 和 RX 之间的频率差。
- 实验 5：通道绑定 - 修改设计，以利用两个绑定到一起的收发器来形成一条虚拟的通道。
- 实验 6：综合和实现 - 利用 GTP 向导配置 RocketIO 收发器基元。例化设计中的所有元件，综合并实现该设计。
注册
了解课程安排以及学费和注册方面的信息，敬请联系授权培训机构：
|
