利用 VHDL 进行设计

课程说明

这个综合课程将全面介绍 VHDL 语言。重点介绍将可靠的可综合代码和足够的仿真代码写入测试平台。涉及结构、寄存器传送级（RTL）和行为编码风格。本课程主要针对 Xilinx 器件和 FPGA 器件。通过使用自顶向下的综合设计方法，可以将获取的信息应用于任何数字设计。本课程整合了深入的演讲和实验来加强对主要原理的理解。您还会了解到最佳的编码方法，该方法能够提升对 VHDL 的整体熟练程度，并为高级 VHDL 课程做好准备。

在此次为期三天的课程中，您将获得极为宝贵的动手操作的经验。
对 VHDL 知之甚少或者不了解的学生完成本课程学习之后，也能够编写高效的硬件设计和进行高级 HDL 仿真。

发布日期

2009年6月

适应水平

FPGA 1

培训时间

3天

课程对象

希望有效利用 VHDL 进行数字设计的建模、设计和综合的工程师

必备条件

• 数字设计的基本知识

软件工具

• Xilinx ISE® Design Suite: Logic 或 System Editon 11.1

获得的技能

完成这次培训后，您就能够：

• 实现用于综合的代码的 VHDL 部分
  • 确定行为和结构编码风格之间的差异
  • 区分用于综合的代码和用于仿真的代码
  • 利用标量和复合数据类型来表达信息
  • 利用并行和顺序控制结构来调整信息流
  • 实现常见 VHDL 结构（有限状态机[FSM]、RAM/ROM 数据结构）
• 对基础 VHDL 设计进行仿真
  • 编写 VHDL 测试平台和确定仅仿真结构
• 确定和实现最佳编码方法
  • 优化 VHDL 代码来面向 Xilinx FPGA 内的特定芯片资源
• 在 ISE 11.1 软件环境内创建和管理设计
  

课程概要

第1天

• VHDL 的“形状”
• 实验1：使用工具
• VHDL 内的技术文档
• 数据类型
• 并行操作
• 实验2：使用并行语句
• 工艺和变量
• 实验3：设计简单工艺

第2天

• 测试平台简介
• ISim 仿真工具基础知识
• 实验4：简单设计仿真
• 创建存储器
• 实验5：构建双端口存储器
• 有限状态机
• 实验6：构建摩尔有限状态机
• 针对 Xilinx FPGA
• 实验7：Xilinx 工具流程

第3天

• 回路和条件优化
• 实验8：使用回路
• 特性
• 功能和程序
• 封装和库
• 实验9：构建您自己的封装
• 与仿真互动
• 编写良好的测试平台
• 实验10：构建有意义的测试平台

实验说明

本课程配合的实验提供了创建可综合 RTL 代码的实践基础。设计流程的方方面面都涵盖实验中。您可以对所有实验进行写入、综合、仿真和实现操作。实验的重点是编写代码，从而得到可靠的高性能电路。

客户评价 

• 指导老师的工作卓有成效，不仅解释了手册（官方 VHDL 和 Xilinx 对事物的看法）内的材料，还将他的经验融入其中 - 向我们介绍了业内通常做什么、他用过或没怎么用过哪些东西、哪一点特别重要等。对此我很高兴，建议保证该课程的所有指导老师都能这么做，因为经验真的很重要，并且指导老师能够提供我们课余时间阅读幻灯片时所不能获得的东西。谢谢！
  
  
  
• 指导老师很会利用时间，这是一大优点。知道如何平衡实验、讲解和休息。让学生很充实！课堂上没有出任何错。
  
  
  
• 用白板工具条突出真实情况非常有价值。
  
  
  
• 指导老师非常了解 EE 原理和 VHDL。
  
  
  
• 我真的很感谢培训课程为我们提供了丰富的内容。时间花的很值。
  
  
  
• 指导老师是我见过的最好的老师之一。他很专业，有条理，并且掌握了培训材料的精髓。保持下去。
  
  
  
• 指导老师非常熟悉 VHDL，并且通过提供各个课程专题相关的有趣轶事让培训课程变得很有意思。