利用 VHDL 进行设计

课程介绍

这个综合课程将全面介绍 VHDL 语言。重点介绍将可靠的可综合代码和足够的仿真代码写入测试平台。涉及结构、寄存器传送级（RTL）和行为编码风格。本课程专门介绍 Xilinx 器件和 FPGA 器件。利用自顶向下的综合设计方法，可以将获得的信息应用到任何数字设计中。本课程采用富于洞察力的讲解和实验练习相结合的方式来加强学员对关键概念的理解。您还会了解到最佳的编码方法，该方法能够提升对 VHDL 的整体熟练程度，并为高级 VHDL 课程做好准备。

在这个为期三天的课程中，您将获得极为宝贵的亲自动手体验的机会。
对 VHDL 知之甚少或者不了解的学生完成本课程学习之后，也能够编写高效的硬件设计和进行高级 HDL 仿真。

适应水平

FPGA 1

培训时间

3 天

课程对象

希望有效利用 VHDL 进行数字设计的建模、设计和综合的工程师

必备条件

• 数字设计的基本知识

软件工具

• Xilinx ISE® Design Suite: Logic 或 System Editon 11.1

获得的技能

完成这次培训后，您将获得：

• 实现用于综合的代码的 VHDL 部分
  • 确定行为和结构编码风格之间的差异
  • 区分用于综合的代码和用于仿真的代码
  • 利用标量和符合数据类型来表达信息
  • 利用并行和顺序控制结构来调整信息流
  • 实现常见 VHDL 结构（有限状态机[FSM]、RAM/ROM 数据结构）
• 对基础 VHDL 设计进行仿真
  • 编写 VHDL 测试平台和确定仅仿真结构
• 确定和实现最佳编码方法
  • 优化 VHDL 代码来面向 Xilinx FPGA 内的特定芯片资源
• 在 ISE 11.1 软件环境内创建和管理设计
  

课程概要

第1天

• VHDL 的“形状”
• 实验1：使用工具
• VHDL 内的技术文档
• 数据类型
• 并行操作
• 实验2：使用并行语句
• 工艺和变量
• 实验3：设计简单工艺

第 2 天

• 测试平台简介
• ISim 仿真工具基础知识
• 实验4：简单设计仿真
• 创建存储器
• 实验5：构建双端口存储器
• 有限状态机
• 实验6：构建摩尔有限状态机
• 针对 Xilinx FPGA
• 实验7：Xilinx 工具流程

第 3 天

• 回路和条件优化
• 实验8：使用回路
• 特性
• 功能和程序
• 封装和库
• 实验9：构建您自己的封装
• 与仿真互动
• 编写良好的测试平台
• 实验10：构建有意义的测试平台

实验介绍

本课程配合的实验提供了创建可综合 RTL 代码的实践基础。设计流程的方方面面都涵盖其中。您可以对所有实验进行写入、综合、仿真和实现操作。实验阶段的重点是写代码，这是推理可靠性和高性能电路最佳选择。