利用 Virtex-5 系列进行设计
课程说明
对学习如何有效地利用 Virtex®-5 FPGA 架构资源感兴趣？本课程面向已经完成了 FPGA 设计基础和性能设计课程学习的、有经验的 Xilinx 用户，着重了解和使用最新器件内的新型与增强型资源。
涉及的专题包括 Virtex-5 FPGA 简介，CLB，DCM 和 PLL，全局和局部时钟控制技巧，存储器，DSP 和算术逻辑，与源同步资源。还讨论了 LXT 和 SXT 平台（EMAC、PCI Express® 架构和 GTP 收发器）提供的资源。并且，您还将了解到 TXT 和 FXT 平台（GTX 收发器和 PowerPC® 处理器）提供的资源。本课程采用课件和实验相结合的方式，使得您能够实际动手操作教授的原理。
发布日期
2009年6月
适应水平
FPGA 3
培训时间
1天
课程对象
那些对 Virtex-5 FPGA 设计培训感兴趣并且完成了 FPGA 设计基础和性能设计课程学习的人。
必备条件
软件工具
- Xilinx ISE® Design Suite: System Edition 11.1
获得的技能
完成此次全面的培训后，您将拥有完成下列操作所需的技能：
- 介绍 Virtex-5 FPGA 的6-输入 LUT
- 指定 Virtex-5 FPGA 内的 CLB 布置
- 定义 Virtex-5 FPGA 的 block RAM 资源
- 在 Virtex-5 FPGA 内实现 DSP48E slice 算术逻辑资源的差异化
- 辨别 Virtex-5 FPGA 的时钟控制资源
- 介绍 Virtex-5 LXT、SXT、TXT 和 FXT FPGA 平台的其它特性
课程概要
- 简介
- Virtex-5 FPGA 简介
- CLB 资源
- 时钟控制资源
- 实验1：时钟控制资源
- I/O 资源
- 存储器资源
- XtremeDSP 解决方案资源
- 实验2：DSP48E 资源
- Virtex-5 LXT、SXT、FXT 和 TXT FPGA 简介
- 实验3：（可选）DSP48E 资源
实验说明
实验为您提供动手操作课堂上教授的原理的机会。
实验1：时钟控制资源 - 在本实验中，您将会利用 Architecture Wizard 创建用于在您的设计中进行例示的 PLL 核。您还将对 PLL 核进行仿真和验证。
实验2：DSP48E 资源 – 在本实验中，您将会通过 CORE Generator™ 软件、利用 XtremeDSP™ 解决方案（DSP48E）资源来创建 MACC 和可加载 MACC。您还将对 CORE Generator 软件选择的 OPMODE 和期望值进行对比。
实验3：DSP48E 资源 – Virtex-5 FPGA 内的 DSP48E 资源还可用于创建非 DSP 功能，以便节省 slice 资源。在本实验中，您将会通过原语例示、利用 XtremeDSP 解决方案（DSP48E）资源创建多路复用器。您还将对资源进行仿真以便验证其功能性。
客户评价
- 指导老师很好，知识也很渊博
- 我认为这门课真的很好。指导老师提供了大量知识，而这正是我们需要的。并且，指导老师很风趣。
- 实验很好，我学到了很多东西。花费的时间和金钱绝对值得