XtremeDSP 工具包Xilinx 提供了专门用于满足算法、系统与硬件开发人员需要的 DSP 开发流程和 IP。 Xilinx XtremeDSP 开发工具包以可接受的价格提供了全面的设计套件，使得 Mathworks 公司推出的常用 MATLAB® 和 Simulink® 建模环境能够用于 FPGA 设计。该 DSP 设计环境可以早早地用到设计流程中，来探索高级算法的硬件解决方案或者组装完整的 DSP 系统（用于高度优化并具有 RTL、IP 和嵌入式处理功能的生产）。 XtremeDSP™ 工具包包含 System Generator for DSP 和 AccelDSP™ 综合工具，从而共同构成业内最灵活的、集成式、功能强大、用于 FPGA 的 DSP 开发环境。
AccelDSPAccelDSP 直接从浮点 MATLAB M-文件自动生成可综合的 RTL 模型。借助于 AccelDSP，用 MATLAB 语言编写的算法可以驱动整个设计和验证流程。从浮点定义到门级实现的所有主要步骤均得自于该 MATLAB 源，并且可以通过一个直观的用户界面来轻松实现对其的控制。 您可以生成报告，来轻松地评估设计变化对资源利用率、吞吐量和延迟的影响。您还可以通过设置系统级要求和使用工具的 IP-Explorer 技术来探索速度和区域折中，从而快速地选择最佳的芯片设计。 AccelWare DSP 参考设计AccelWare™ DSP 参考设计为复杂的 MATLAB 内置式和工具箱功能提供了直接的硬件实现方式。当与 AccelDSP 综合工具一起使用时，这些发生器能够产生可综合的、预验证的参考设计，可以实现 Xilinx 可编程器件的算法综合。您可以通过 IP 和系统级参数化来探索速度和区域折中。
System Generator for DSP通过提供从初始设计到 FPGA 设计收敛的畅通通道，System Generator 可以使用 Simulink 建模和仿真环境来实现 FPGA 设计。无需了解和使用 RTL。System Generator 让 DSP 设计者能够发挥基于 FPGA 的 DSP 的最大性能和灵活性，同时还能缩短整个设计的周期。 Xilinx DSP 模块集 IP 库Xilinx DSP 模块集和 System Generator 一起提供，可以帮助 Xilinx 可编程器件生成优化的逻辑。90 多个 DSP 构建块可以用在 Simulink 建模环境中，包括：
ISE Foundation 软件ISE 软件为具有下列功能的 Xilinx FPGA 提供了完整的 RTL 设计环境：
简便易用的、内置式工具和向导使 I/O 分配、功耗分析、时序驱动设计收敛与 HDL 仿真变得快速而直观。 CORE Generator IP 库Xilinx ISE CORE Generator™ 为 RTL 设计流程提供了用户可定制功能库。这些功能的复杂度范围是：从基本构建块（如存储器和 FIFO）到系统级构建块（如滤波器和变换）。通过与 ISE 开发环境的无缝集成，CORE Generator 简化了设计过程，提高了设计质量，并且帮您更快速地完成设计。
|
