PlanAhead 设计分析工具

更快、更有效的设计解决方案可以帮您实现性能目标。

PlanAhead 使设计在综合与实现之间的重复成流线型。借助于 PlanAhead，您可以轻松查看实现和时序结果，以便分析关键逻辑和做出利用布局规划、约束修正和多个实现工具选项来提升设计性能的决定。它能够帮助您利用大量设计探索和分析特性来实现 RTL 编码和综合与实现之间的折中方案。

PlanAhead 还提供了一种简便的，通过安置ChipScope Pro 调试核布局来简化片上验证步骤的方法。

简化引脚规划
PlanAhead 提供的特性可以帮助用户利用将 I/O 端口以全自动或半自动方式分配给物理包引脚的环境来降低引脚分配的复杂度。

实现管理
PlanAhead 包含实现探索工具。通过管理多个实现进程，PlanAhead 使得用户能够根据他们指定的策略或者 以工厂默认方法送来的预定策略执行多个实现进程。Linux 环境下，PlanAhead 具有在远程主机上运行设计的能力。

基于模块的增量设计
PlanAhead 支持层次化、基于模块的、模块化和增量设计方法，让设计者只需改变一部分设计，而保持其它部分的完整性，从而缩短了设计重复。即使是在经常改动的情况下，它也能让您保持所需的性能。

信号完整性
PlanAhead 具有检查加权平均 SSO（WASSO）分析限制的功能。这使得设计者能够更轻松地立即限制 FPGA 的输出处的触地反弹数量，并能够防止发生 FPGA 引起的其它器件的操作失误。

TimeAhead
TimeAhead 是一种灵活的、集成到 PlanAhead 中的时序分析器。它让您在进行布局和布线之前就可以估计布线延迟。采用基于 PlanAhead 模块的方法，设计中的模块通过布局和布线实现时会提高时序估计的准确度。