面向 IP 核的 ISE Design Suite 11.3 的最新信息

支持 Virtex-6 HXT FPGA 平台

最新版 ISE® Design Suite 支持新型 Virtex®-6 HXT FPGA 平台，提供了业内带宽最高的 FPGA 和72个串行收发器，从而在有线通信和数据通信系统内实现了高带宽应用，如桥接、交换和会聚。

了解各种版本内的增强功能方面的更多信息，敬请登录 ISE Design Suite: Logic Edition 的“最新消息”页面。

技术文档

IP 版本说明指南

介绍了与 Xilinx CORE Generator™ 和 IP 核相关的新增产品、更新及已知问题

新 IP 核

FPGA 特性和设计

• Spartan®-6 SelectIO™ 接口向导 v1.1 - 生成包含 IO 逻辑（如按照用户的接口要求定制的 IOSERDES 和 IODELAY 模块）的 HDL 文件。
• Virtex-6 FPGA GTH 收发器向导 v1.1 - 生成可以根据用户的要求配置1个或多个 Virtex-6 FPGA GTH 收发器的定制封装。并且，它还能生成实例设计、测试平台和脚本，使得您能够观察收发器在仿真条件下和在硬件中的运行。

视频和图像处理

• 视频屏幕显示 v1.0 - 复杂的模块，提供了三种硬件加速功能，包括多个 alpha 混合层组合器、简化图形处理单元（盒）和面向视频系统的简化文本处理单元。
• 视频直接存储器存取 v1.0 - 使得视频核能够在主处理器的控制下通过多端口存储器控制器内的视频帧缓冲器控制器（VFBC）访问外部存储器。

通信和网络

• RXAUI v1.1 - Xilinx 简化引脚 10Gb 连接单元接口（RXAUI）LogiCORE™ IP 提供了1个双通道高速串行接口，实现了每秒 10Gb（Gbps）的总吞吐量。内核以 156.25MHz 的内部时钟速度运行，包含 Dune Networks RXAUI 设计、XGMII 扩展子层（DTE 和 PHY XGXS）和 10GBASE-X 子层，见 IEEE 802.3-2005 第47和48条。内核支持用于访问 IEEE 802.3-2005 第45条管理寄存器的可选串行 MDIO 管理接口。

CORE Generator 的增强功能

• CORE Generator 现在能够在内核生成进程之前检查 IP 许可证的有效性。
• 为下列 IP 核增加了自动将内核升级到最新版的功能：
  • CIC 编译器 v1.3
  • DDS 编译器 v4.0
  • 分布式存储器 v4.2
  • 乘法器生成器 v11.2

IP 核更新

• 为此次发布的内核添加了 Virtex-6 HXT、Virtex-6 功耗更低和 Virtex-5Q 支持。
• 如需完整的、此次发布的内核列表，敬请登录 www.xilinx.com/ipcenter/coregen/11_3_datasheets.htm。
• 了解更多信息，敬请登录 www.xilinx.com/ipcenter/coregen/updates_11_3.htm

面向 IP 核的 ISE Design Suite 11.2 的最新信息

推出 Virtex-6 和 Spartan-6 器件支持

体验全面的、面向新型 Virtex®-6 和 Spartan®-6 目标设计平台的软件流程。为了提升 Virtex-6 和 Spartan-6 的性能，各种版本的 ISE Design Suite 都专门添加了一些新特性。了解各种版本内的增强功能方面的更多信息，敬请登录 ISE Design Suite: Logic Edition 的“最新消息”页面。