ISE™ Design Suite 包含 Xilinx 综合技术（XST），可以综合 HDL 设计来创建 Xilinx 专用的网表文件。通过专用优化的算法来利用 Xilinx FPGA 系列的先进架构，XST 为设计者提供了低成本设计解决方案，从而获得了最佳的设计结果。

XST 被整合到 ISE 项目浏览器（Project Navigator）中，支持混合语言 Verilog 和 VHDL 设计。该灵活性使得设计者能够为任何特定项目融合最佳的设计源代码。这便能够让您更轻松、更快速地将您购买的 IP 与您自己的设计专长相结合和匹配，而无需考虑设计语言。

XST 帮助设计者解决他们最难的设计挑战：

性能 - XST 整合了新一代物理综合优化技术，如寄存器均衡、全局优化、时序驱动综合和逻辑优化，来改善结果质量。
降低运行时间和设计保存 - 借助于其在 ISE SmartCompile™ 技术内的紧密集成，XST 有助于保留成功结果，从而极大地降低了后来的重实现过程所需的运行时间。
降低功耗 - XST 内的功耗优化为模块（如乘法器、加法器和 BRAM）上的宏处理提供了低功耗逻辑优化。
简便易用 - XST 为设计者提供了其它特性，以便更好地探索其综合结果。集成式 RTL 和技术观察器使得设计者能够查看其 RTL 网表，来更好地想象 XST 如何推测其设计组件来帮助在设计流程的早期阶段发现问题和改善设计。