UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

设计集成 PCI Express 系统

发布日期:
June 2017
适应水平:
连接功能 3
培训时间:
2 天

快速链接

主要文档

课程对象

  • 希望利用面向 PCI Express® 的 Xilinx IP 核创建应用的硬件设计者
  • 希望深入了解 Xilinx PCI Express 解决方案的工作原理的软件工程师
  • 希望在 PCI Express 应用中利用 Xilinx 性能、延迟和带宽方面的主要优势的系统设计者

必备条件

  • 具有 PCIe 技术规范协议方面的经验
  • 具有 VHDL 或 Verilog 方面的知识
  • 具有使用 Xilinx 实现工具方面的经验
  • 具有使用仿真工具 - 最好是 Vivado® simulator 方面的经验
  • 中级数字设计经验

注册

了解课程安排以及学费和注册方面的信息,敬请联系我们的授权培训机构

课程说明

通过参加此课程,学员将学会如何在定制应用中实现 Xilinx PCI Express 核。本课程为学员提供动手操作经验,在客户参考设计中实现 Xilinx PCI Express 系统。有了这个经验,用户可以利用 PCIe 内核设计加快面市步伐。将提供各种 Xilinx PCI Express 内核产品来帮助您选择最合适的解决方案。同时,还将重点介绍 AXI streaming 互连。

软件工具

  • Vivado Design 或 System Edition 2017.1

硬件

  • 架构: UltraScale™ 和 7 系列 FPGA*
  • 演示板 : Kintex® UltraScale FPGA KCU105 开发板或 Kintex-7 FPGA KC705 开发板*

* 本课程重点介绍7系列的架构。了解课内实验板的详细说明或其它定制方面信息,敬请联系当地授权培训机构。

获得的技能

完成这次全面的培训之后,您就会知道如何:

  • 利用下列方法构建基础 PCIe 系统:
    • 为您的应用选择合适的内核
    • 确定端点应用的要求
    • 将该端点与内核相连接
    • 利用 FPGA 资源支持内核
    • 进行设计仿真
  • 确定 PCIe 技术规范协议和特性集的高级功能

课程概要

实验 讲座 演示

第 1 天

  1. 1.1
    课程介绍
  2. 1.2
    实验 0: 数据包编码 本实验帮助您调用 PCI Express 事务处理层包格式。
  3. 1.3
    Xilinx PCI Express 解决方案
  4. 1.4
    连接逻辑与内核 – AXI 接口
  5. 1.5
    PCIe 核定制
  6. 1.6
    实验1:构建 PCIe 核 本实验让您熟悉通过 IP catalog 生成 Xilinx Integrated PCI Express 端点核的所有必要流程。 您将选择合适的参数,创建整个实验过程中都要使用的 PCIe 核。
  7. 1.7
    数据包格式化详情
  8. 1.8
    进行 PCIe 系统设计仿真
  9. 1.9
    实验2:仿真 PCIe 内核 本实验展示了如何使用 Vivado 仿真器对典型链路协商的时序和行为进行仿真。您可观察和捕捉事务处理层数据包。
  10. 1.10
    端点应用考虑因素
  11. 1.11
    嵌入式系统中的 PCI Express

第 2 天

  1. 2.1
    实验 3: 在 IP Integrator 中使用 PCI Express 核 通过本实验,您将熟悉在 IP integrator 模块设计中使用 PCIe 解决方案所需的全部步骤和推荐设置。
  2. 2.2
    应用重点:DMA
  3. 2.3
    设计实现与 PCIe 配置
  4. 2.4
    实验4: PCIe 设计实现 通过本实验,您将了解使用 Tandem 配置将 HDL 源代码转变为比特流所需的全部步骤和推荐设置。
  5. 2.5
    根端口应用
  6. 2.6
    调试与兼容性
  7. 2.7
    实验5: PCIe 设计调试 本实验介绍了如何利用 Vivado Logic Analyzer 监控内核的行为和小型端点应用,以便实现正确操作。
  8. 2.8
    中断和错误管理
  9. 2.9
    课程总结
的页面