UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Xilinx FPGA 的信号完整性和开发板设计

发布日期:
March 2013
适应水平:
连接功能 3
培训时间:
3 天

快速链接

主要文档

课程对象

希望实现 Xilinx 解决方案的数字设计者、电路板布局设计者或科学家、工程师和技术专家。还有希望了解如何在不产生与时序、串扰、过冲或下冲有关的信号完整性问题的前提下,实现高速接口的 Xilinx 产品的终端用户。

必备条件

  • 具有 FPGA 设计经验尤佳,(完成了 使用 Vivado Design Suite 1 进行 FPGA 设计课程学习或同等经历)
  • 熟悉高速 PCB 原理
  • 具有数字和模拟电路设计的基本知识
  • Vivado® 工具知识也很有帮助

注册

了解课程安排以及学费和注册方面的信息,敬请联系我们的授权培训机构

课程说明

了解何时和如何将信号完整性技术应用到 Xilinx FPGA 和其他元件之间的高速接口上。这个全面的课程将设计技术和方法与高速总线和时钟设计的相关背景概念(包括传输线端接、加载和抖动)相结合。

您将会创建 IBIS 模型,并利用 Mentor Graphics HyperLynx 完成仿真。其他专题还包括管理 PCB 效应和片上终端。本课程采用讲演、教师演示和动手实验相结合的方式。

软件工具

  • Vivado System Edition 2012.4
  • Mentor Graphics HyperLynx 8.2.1

硬件

  • 架构:N/A*
  • 演示板:无*

* 本课程未重点介绍任何特殊架构。如需详细说明或其它定制,敬请联系当地授权培训机构。

获得的技能

完成这次全面的培训之后,您就会知道如何:

  • 介绍信号完整性效应
  • 预测和解决信号完整性挑战
  • 对信号完整性效应进行仿真
  • 验证和得出电路板设计的设计规则
  • 将信号完整性技术应用到 Xilinx FPGA 和半导体电路之间的高速接口上
  • 在特定 FPGA 约束下进行电路板设计规划
  • 为 FPGA 供电
  • 处理散热问题

课程概要

实验 讲座 演示

第 1 部分

  1. 1.1
    信号完整性简介
  2. 1.2
    传输线
  3. 1.3
    IBIS 模型和 SI 工具
  4. 1.4
    实验1:调用 HyperLynx 熟悉信号完整性工具。利用 HyperLynx 来实现原理图输入、建模和仿真。修改标准 IBIS 模型来定义驱动器,然后利用其叠层编辑器来定义 PCB。
  5. 1.5
    反射
  6. 1.6
    实验2:反射分析 定义电路,并且对反射效应进行仿真。
  7. 1.7
    串扰
  8. 1.8
    实验3:串扰分析 利用仿真来分析电路拓扑和 PCB 数据,以便制定出可以将串扰降至最低水平的策略。
  9. 1.9
    信号完整性分析
  10. 1.10
    电源问题
  11. 1.11
    信号完整性概要

第 2 部分

  1. 2.1
    电路板设计简介
  2. 2.2
    FPGA 电源
  3. 2.3
    实验 4 : 功耗分析 利用 Excel 电子数据表估计初始功率要求,然后利用 Vivado 功耗 分析器来准确预测电路板的功率需求。
  4. 2.4
    FPGA 配置和 PCB
  5. 2.5
    信号接口:接口概述
  6. 2.6
    信号接口:特定 FPGA 接口
  7. 2.7
    实验 5 :I/O 引脚规划 利用 PlanAhead 软件来确定引脚布局和实现引脚分配。
  8. 2.8
    晶片架构和封装
  9. 2.9
    PCB 详情
  10. 2.10
    散热问题
  11. 2.11
    实验 6 :散热设计 确定最高结温,计算可以接受的热阻。
  12. 2.12
    PCB 规划和设计工具
  13. 2.13
    电路板设计概要
的页面