UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Zynq SoC 系统架构

发布日期:
May 2018
适应水平:
嵌入式架构师 3
培训时间:
2 天

快速链接

主要文档

课程对象

希望使用 Zynq® SoC 在一个芯片上架构系统的系统架构师

必备条件

  • 数字系统架构设计经验
  • 微处理器架构的基本知识
  • 具有 C 语言编程的基础知识
  • 具有基础 HDL 建模经验

注册

了解课程安排以及学费和注册方面的信息,敬请联系我们的授权培训机构

课程说明

Xilinx Zynq 片上系统 (SoC) 将系统设计能力提高到了一个新的水平。 本课程为经验丰富的系统架构师提供了有效设计 Zynq SoC 的相关知识。

它介绍了 Zynq 架构的特性和优势,旨在为您设计 Zynq SoC 项目提供决策。同时,还介绍了基于 ARM® Cortex™-A9 处理器的处理系统 (PS) 架构以及在系统设计人员可成功高效地利用 Zynq SoC 的深层次级别中连接至可编程逻辑 (PL)。

本课程详细介绍了构成该 PS 的各个组件:I/O 外设、定时器、高速缓存、DMA、中断和存储控制器。重点包括从 PL 用户逻辑高效访问和使用 PS DDR 控制器、高效率 PL 到 PS 接口、设计技巧、利弊权衡、在 PS 或 PL 中实现功能的优势等。

软件工具

  • Vivado® Design 或 System Edition 2018.1

硬件

  • 架构: Zynq-7000 SoC*
  • 演示板:Zynq-7000 SoC ZC702 或 ZedBoard*

* 本课程重点介绍 Zynq-7000 SoC 。 了解课内实验板的详细说明或其它定制方面信息,敬请联系当地授权培训机构。

获得的技能

完成这次全面的培训之后,您就会知道如何:

  • 描述组成 Zynq SoC 处理系统(PS)的架构和组件。
  • 在用户设计目的与 Zynq SoC 的功能、优势和使用之间建立关联。
  • 高效选择和设计 Zynq PS 和可编程逻辑(PL)之间的接口,达成项目目标。
  • 分析在软件而非 PL 中执行功能的利弊和优势。

课程概要

实验 讲座 演示

第 1 天

  1. 1.1
    简介 提供 Zynq SoC 的总体概览。
  2. 1.2
    应用处理器单元 (APU) 研究 APU 包含的单独组件。
  3. 1.3
    Neon 协处理器 描述了伴随每个 Cortex-A9 处理器的 Neon 协处理器。
  4. 1.4
    输入/输出外设 介绍 Zynq 器件 PS 的 IOP 模块所包含的组件。
  5. 1.5
    低速外设:概览 介绍 Zynq SoC 中的低速外设。
  6. 1.6
    低速外设:UART 介绍 UART 低速外设。
  7. 1.7
    低速外设:CAN 介绍 CAN 低速外设。
  8. 1.8
    低速外设:I2C 介绍 I2C 低速外设。
  9. 1.9
    低速外设:SD/SDIO 介绍 SD/SDIO 低速外设。
  10. 1.10
    低速外设:GPIO 介绍 GPIO 低速外设。
  11. 1.11
    高速外设:USB 介绍 USB 高速外设。
  12. 1.12
    高速外设:千兆位以太网 介绍千兆位以太网高速外设。
  13. 1.13
    DMA 控制器 (DMAC) 研究位于 APU 中的 DMAC 的操作。
  14. 1.14
    DMA:介绍与特性 介绍内存直接访问控制器。
  15. 1.15
    DMA:模块设计与中断 介绍 DMA 模块设计和 DMA 中断。
  16. 1.16
    DMA: 读取与写入 介绍 DMA 读取和写入背后的概念。

第 2 天

  1. 2.1
    AXI: 简介 介绍 AXI 协议。
  2. 2.2
    AXI:变化 描述三个主要 AXI 变化的差异和相似之处。
  3. 2.3
    AXI:事务 描述不同类型的 AXI 事务。
  4. 2.4
    PS-PL 接口 详细描述 PS 互连,以及它如何影响 PL 架构决策。
  5. 2.5
    启动 解释 PC 的启动过程以及 PL 的配置。
  6. 2.6
    存储器资源 解释片上存储器 (OCM) 的运行以及位于 PS 中的各个存储器控制器。
  7. 2.7
    满足性能要求 重点介绍 Zynq 器件性能,包括从 PL 进行的 DDR 存取、DMA 考虑因素以及功耗控制与削减技术。
  8. 2.8
    硬件设计 探讨 PS 在硬件设计中的使用与配置。
  9. 2.9
    软件设计 研究 Zynq 器件的软件侧。
  10. 2.10
    调试 介绍关于 Zynq SoC 的调试工具和方法。
  11. 2.11
    工具和参考设计 描述 Xilinx 提供的参考设计平台、用例以及面向 Zynq SoC 的第三方操作系统和工具。
的页面