UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

极致的灵活性和功能,无需牺牲价格、性能或功耗

在开放式协作服务爆炸性增长以及移动和社交网络不断发展的推动下,结合智能设备的普及以及不同服务供应商和企业领域内体验质量 (QoE) 需求一致化的大趋势,动态托管数据包处理的需求正在不断快速发展。

Xilinx 推出了各种丰富的 Smarter Solution(智能解决方案),将流量控制、优先级和监控功能扩展到单个数据包、会话或应用的粒度级上。这些解决方案支持网络设备检查和操控数据包报头和负载内容,并动态应用高级路由策略。此外,这些 Xilinx 智能方案还能与安全、加密和 RegEx 功能方便集成。

面向数据包处理的 Xilinx 智能方案包括 FPGA3D IC、和 SoC 以及一系列 SmartCORE IP,可进行定制优化以满足独特的市场需求。Xilinx Vivado™ Design Suite通信设计中心能以更快速灵活的方法向市场推出更具差异化的产品,并相对于 ASIC 和 ASSP 解决方案而言降低风险和总拥有成本。

Xilinx 数据包产品组合支持的示例应用包括核心路由/开关、软件定义网络、新一代路由和“Quad-Play Plus”服务等。如您有任何具体需求,敬请咨询 Xilinx 销售代表。

 

适用于包处理的 Xilinx 智能方案包括:

  • 层级流量管理器提供高度参数化的特性,能针对具体域的配置进行调节。
  • 灵活的接口选项:1Gbps/10Gbps/40Gbps/100Gbps/Interlaken 支持客户专有的 I/F
  • 灵活的 CPU 接口选项:以太网和 PCIe® 支持客户专有的 I/F
  • 支持最小以太网数据包大小(以全线速)和巨型帧
  • 允许通过集成客户专用配置的专有技术实现重大的价值差异化,以及通过由 Xilinx 通信设计中心提供的定制集成实现专有模块。
  • 统一架构,可在 10Gbps 到100Gbps(将来可实现 200Gbps)带宽间以及 2K 到 64k 队列间扩展,可通过标准 API 对所有功能进行动态编程
  • 用先进的存储器包实现用户透明的数据库管理
  • 以最佳存储器使用率来实现具体实例化以及数据库结构
    • 在内部 BRAM 中全面支持低带宽和低队列计数配置。
    • 高带宽/高数量的队列采用 BRAM 和[FPGA]业界最高 I/O 带宽的组合,支持高密度存储器配置:
      • DDR3 @ 1866Mbps、RLDRRAM3 @ 800MHz、和QDRII+ @ 500MHz
  • 可扩展式架构,包含多达 5 个调度层级,每个层级可单独进行配置,具有流量监管、成形、调度和拥塞/流量控制等功能
  • 全面支持广播和群播
  • 拥塞控制:TD、RED 以及 WRED
  • 流量控制 - 按照队列/按照队列的聚集/按照层级等级
  • 调度:SP、加权差额轮询(DWRR)、正在申请专利的 SP+(调度功能的最佳组合)
  • 流量监管:以 srTCM、trTCM 和 mefTCM 为基础进行丢弃或标记
  • 统计数据:按照队列,按照聚集,按照覆盖所有事件的层级
  • 广泛的 IP 监控设备,可通过 API 中断和访问状态
  • Virtex®-7 FPGA 上的参考设计支持 32K 队列和三个层级,可为 Xilinx FAE 和架构师提供演示。
  • 网络编程的主要优势在于快速的网络堆栈开发
  • 直观的陈述性数据包编程语言,可加速包括报头与负载在内的数据包语法分析
  • 先进的编译工具套件,可生成被调整为 Xilinx FPGA 架构的 RTL
  • 在多个参数的指导下生成网表
    • 协议
    • 数据包格式
    • 编译时间优化参数
      • FPGA 系列/器件
      • 总线宽度
      • 时钟频率等
  • Xilinx FPGA 工具链处理的语法分析器输出(ISE®或 Vivado设计套件)
  • 语法分析器可用序列字段之间的固定或可变空格检查任意长度的数据流
  • 工具链支持采用针对 FPGA 系列/设备的固定配置实现静态实现方案。
  • 高级选项可实现套接字内可编程性(产品首次上线需要通过 CDC 实现 Xilinx 定制服务)
  • 广泛的 IP 监控设备,可通过 API 中断和访问状态
  • Virtex®-7 设备上的参考设计提供 5 元组语法分析实例,可用于 Xilinx FAE 和架构师演示

设计范例

的页面