

The Creation of Tomorrow's Most Complex Technologies **Starts Now**

立即开始创建未来最复杂的技术

Hanneke Krekels – 高级市场总监，测试，测量和仿真

Mike Thompson – 高级产品线经理, Virtex® UltraScale+™ 产品系列

2019年8月21日



仿真和原型设计的趋势



越来越多的 ASIC 和 SoC 设计开始启动

- > 人工智能 / 机器学习, 5G, 汽车, 视觉, 和超大规模 ASIC 及 SoC 需求增加
 - > 受到不断变化的架构, 软件内容和复杂性增长的影响
-



新型的仿真和原型产品

- > 由于软件内容的增加, 原型设计的增长速度将超过仿真速度
 - > 企业原型设计 - 增强功能支持基于机架 (rack-based) 的原型设计
-



云端仿真

- > 将临时“峰值” E&P 容量从内部卸载到云端
- > 初创公司可以降低初始 E&P 投资并扩展计算资源
- > 支持将资源从资本性支出转移到营运资本




赛灵思仿真和原型设计发展历史

➤ 赛灵思是仿真和原型设计的领导者

- > 市场份额第一
- > 多代行业领先的技术

➤ 市场不断需求更大容量 FPGA

- > 开始对众多市场变得重要





 XILINX®

认识全球 最大的 FPGA



Virtex® UltraScale+™ VU19P FPGA

Virtex® UltraScale+™ VU19P FPGA

➤ 900万系统逻辑单元 (system logic cells)

- > 实现更大、更复杂的 ASIC / SoC 技术
- > 支持高度自定义的算法和应用

➤ 2,072 个用户 I/O 接口

- > 简化了多颗FPGA芯片设计的平台
- > 实现了可扩展性、调试和实际验证

➤ 80 个 28G 收发器



- > 应用于高端口密度测试设备
- > 最新的接口标准验证系统设计与验证




最大逻辑容量

1.6倍 逻辑容量

实现大规模ASIC / SoC
仿真和原型设计



10个 Arm® Cortex®-A9 CPU
Virtex® UltraScale™ VU440 FPGA



16个 Arm Cortex-A9 CPU
Virtex UltraScale+™ VU19P FPGA

最高 I/O 带宽




2,072

I/O 数量

1.5Tb/s

I/O 带宽

实现可扩展性，调试和实际验证



最高收发器带宽



80

28G 收发器

4.5Tb/s

收发器带宽


使用最新接口标准的高端口密度测试设备



(e.g., Bus Protocol Analyzer)


第三代最先进的开发平台

提供全新的仿真级设计支持



工具 & IP

- > 自动收敛设计辅助技术
- > 互动建议和设计调整



编译时间和结果质量


- > 多代编译时间的改进
- > 分布式并行编译以缩短迭代次数



稳健的调试支持

- > 高速探针无需重新编译
- > 远程，多用户调试

VIVADO 



The Vivado® Design Suite in conjunction with the UltraFast™ methodology enables unmatched time to integration and implementation

赛灵思持续保持最大容量 FPGA 领导地位

容量 + 路由能力
Capacity + Routability

VIRTEX⁷



7V2000T

200 万系统逻辑单元
第一代 SSI 技术

2011

VIRTEX[®]
UltraSCALE



VU440

550 万系统逻辑单元
第二代 SSI 技术

2015

VIRTEX[®]
UltraSCALE⁺



VU19P

900 万系统逻辑单元 Cells
第三代 SSI 技术

2019

总结




连续三代
全球最大容量FPGA



为创建最复杂的 SoC/ASIC
设计提供最大容量的逻辑和端
口



业界领先的工具，IP和设计流程
支持实现低风险和最快上市进程





Building the Adaptable, Intelligent World