Hero Slide Images

仿真与原型设计

支持新一代硬件辅助验证

概述

使用自适应 SoC 和 FPGA 进行仿真与原型设计可实现快速、准确的 SoC 系统建模和验证,并加速软件和固件开发。

AMD 在仿真及原型设计解决方案方面拥有超过 17 年的业界领先历史记录,这是有案可查的。

6 代领先的硬件辅助验证

2054664-v5-to-vp1902-timeline

业界最高容量的自适应 SoC

  • AMD 推出业界最大的 6 代自适应 SoC1
  • 与前几代产品相比,可实现容量 2 提高两倍、性能 3 提高两倍的行业解决方案

高级设计可见性与调试功能

  • 增强了调试硬件功能,可缩短设计验证周期
  • 继续投资调试工具和 IP,以实现性能设计可见性

为仿真和原型设计构建的编译工具

  • Vivado™ ML 机器学习增强的报告和迭代设计运行有助于最大限度提高开发人员的工作效率
  • Vivado 新一代位置路由特性可扩展至更大的 FPGA 中,显著改进 QoR 和编译时间

应用

2099459-emulation-enterprise-prototyping

仿真和企业原型设计

支持大型高性能仿真和原型设计平台

  • 大型 ASIC 的高容量
  • 仿真加速
  • 软件协议栈与系统验证
  • 云部署
2099459-traditional-and-desktop-prototyping

传统桌面原型设计

为传统的桌面 IP 原型设计提供广泛的调试和 IP 生态系统

  • IP 块和子系统原型设计
  • 在线外设验证
  • 固件开发与测试
  • 数字孪生体
  1. 基于 AMD 在 2023 年 5 月进行的内部分析。(VER-009)
  2. 基于 AMD 在 2023 年 5 月进行的内部分析,将 Versal Premium VP1902 器件系统逻辑单元数与 Virtex UltraScale+ VU19P 器件的系统逻辑单元数进行了比较。(VER-001)
  3. 基于 AMD 在 2023 年 5 月进行的内部系统时钟性能分析,在一系列设计尺寸和切割网之间将 Versal Premium VP1902 器件与 Virtex UltraScale+  VU19P 器件进行了比较。 (VER-006)
  4. 基于 AMD 在 2023 年 5 月进行的内部分析,使用 6 组输入 LUT 计数将 Versal Premium VP1902 器件与因特尔 Stratix 10 GX 10M FPGA 进行了比较。(VER-002)
  5. 基于 AMD 实验室测试,使用 A6865 封装来仿真 AMD Versal Premium VP1902 器件的 XPIO 数据速率性能,并与 AMD Virtex UltraScale+ VU19P FPGA 的公布数据速率进行了对比。实际结果会有所不同。(VER-003)
  6. 基于 AMD 实验室在 2023 年 5 月对 Versal Premium VP1902 器件 B6865 封装与 Virtex UltraScale+ VU19P 器件 B3824 封装的总收发器带宽的计算,假设 GTY/GTYP 以 32G 运行、GTM 以 56G 运行。(VER-005)